5.1.1 互补CMOS逻辑-教学课件.pdfVIP

下载本文档

23
0
约8.72千字
约 28页
2024-07-12 发布于河北
举报
版权申诉

5.1.1 互补CMOS逻辑-教学课件.pdf

1、本文档共28页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字CMOS集成电路设计基础

5.1.1互补CMOS逻辑

组合逻辑电路

状态

组合电路时序电路

任意时刻电路输出与其当前输入信号输出不仅与当前的输入数据有关，而

间的关系服从某个布尔表达式。且也与输入信号以前的值有关。

5.1.1互补CMOS逻辑

静态互补电路

较高的噪声容限（对噪声灵敏度低）

良好的性能以及低功耗（没有静态功耗）

较低的输出阻抗、较高的输入阻抗

动态电路

所形成的门比较简单且比较快

对噪声敏感程度较高

5.1.1互补CMOS逻辑

互补CMOS

上拉网络（PUN）：每当输出意味着逻辑1

时，提供一条在输出和VDD之间的通路。

下拉网络（PDN）：每当输出意味着逻辑0

时，提供一条在输出和VSS之间的通路。

5.1.1互补CMOS逻辑

互补CMOS

一个晶体管可以看成一个由其栅信号控制的开关。

NMOS：阈值电压为正，所以控制信号为高时，开关闭合，

控制信号为低时则断开。

PMOS：阈值电压为负，所以控制信号为低时，开关闭合，

控制信号为高时则断开。

5.1.1互补CMOS逻辑

互补CMOS

PDN（下拉网络）由NMOS构成，PUN（上拉网络）由PMOS构成。

PDNNMOS产生“强0”

PUN

PMOS产生“强1”

5.1.1互补CMOS逻辑

互补CMOS

可以推导出一组规则来实现逻辑功能。

NMOS串联PMOS并联

NMOS并联PMOS串联

5.1.1互补CMOS逻辑

互补CMOS

根据逻辑函数变换：

可以看出一个互补CMOS结构的上拉和下拉网络互为对偶网络。

把PDN和PUN组合起来就构成了完整的CMOS门。

这一互补门在本质上是反相的，只能实现如NAND、NOR及XNOR这样的功能。

用单独一级来实现非反相的布尔函数（如AND、OR或XOR）是不可能的，因此

要求增加额外一级反相器。

实现一个具有N个输入的逻辑门所需要的晶体管数目为2N。

5.1.1互补CMOS逻辑

两输入NAND门

PMOS并联

两输入NAND门的真值表

NMOS串联

5.1.1互补CMOS逻辑

两输入NOR门

PMOS串联

两输入NAND门的真值表

NMOS并联

5.1.1互补CMOS逻辑

例6.2CMOS复合门的综合

考虑利用互补CM

5.1.1 互补CMOS逻辑-教学课件.pdf 原文免费试下载

您可能关注的文档

文档评论（0）

爱因斯坦 + 关注: 实名认证

文档贡献者

免责声明：本账号发布文档均来源于互联网公开资料,仅用于技术分享交流，不得从事商业活动，相关版权为原作者所有。如果侵犯了您的相关权利,请提出指正,我们将立即删除相关资料。

咨询Ta 进入空间

1亿VIP精品文档

更多 >

5.1.1 互补CMOS逻辑-教学课件.pdfVIP