三维集成电路 第3部分：硅通孔模型及测试方法 征求意见稿.pdf

GB/TXXXXX—XXXX/IEC63011-3:2018

三维集成电路第3部分：硅通孔模型及测试方法

1范围

本文件详细描述了传输和接收数字数据的硅通孔（TSV）电气特性的参考模型，用于三维集成电路

（3DIC）接口设计，并介绍了3DIC中表征TSV特性的电阻和电容测试方法。

本文件涵盖的三维集成电路规范如下：

应用：数字消费和移动设备；

工作电压：0.1V到5.0V

工作频率：小于2.0MHz

本文件不讨论测试设备。图给出了一个多芯片互连系统的典型实例，用于本文的说明。

1

图1多芯片互联系统的示例

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，

仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本

文件。

GB/T43536.1-2023（IDTIEC63011-1）三维集成电路第1部分：术语和定义

3术语和定义

下列术语和定义适用于本文件。

3.1

缩略语

3DIC：three-dimensionalintegratedcircuit三维集成电路

1

GB/TXXXXX—XXXX/IEC63011-3:2018

ASIC：applicationspecificintegratedcircuit专用集成电路

NMOS：N-channelMOSFETN沟道MOSFET

PMOS：P-channelMOSFETP沟道MOSFET

SoC：systemonchip芯片级系统

TSV：through-siliconvia硅通孔

LSI：verylargescaleintegration大规模集成电路

4用于制定TSV特性的测试方法

4.1供应链和TSV电路模型

有关TSV电路模型的三维IC供应链如图2所示。逻辑芯片和三维堆叠的制造商提供TSV模型。电

路模型根据实际实验结果确定。

图2三维IC供应链模型

4.2TSV电气特性参考模型

图3所示的TSV电气特性的参考模型由电容（C）和电阻（R）组成。C是总电容，由氧化层电容

vvv

（Cox）、耗尽层电容（Cdep）和边缘电容（Cfr）组成。Cox和Cdep是TSV和半导体衬底之间的电容，由于

耗尽层的存在，取决于施加在TSV上的电压。C是凸点和半导体衬底之间的边缘电容。C的节点通过

frdep

衬底接地。当TSV间隔很小时，建议采用耦合模型。表1显示了模型标准化的原则。电路定义描述了所

提出模型。器件结构是使用所提出的模型所必需的结构。测试方法描述了用于测试的设备结构和操作方

法。TSV模型的参数依据TSV及其周围结构导出。附录A中给出了一个典型概念的示例。

2

GB/TXXXXX—XXXX/IEC63011-3:2018

图3TSV电特性模型