- 1、本文档共9页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
GB/TXXXXX—XXXX/IEC63011-3:2018
三维集成电路第3部分:硅通孔模型及测试方法
1范围
本文件详细描述了传输和接收数字数据的硅通孔(TSV)电气特性的参考模型,用于三维集成电路
(3DIC)接口设计,并介绍了3DIC中表征TSV特性的电阻和电容测试方法。
本文件涵盖的三维集成电路规范如下:
应用:数字消费和移动设备;
工作电压:0.1V到5.0V
工作频率:小于2.0MHz
本文件不讨论测试设备。图给出了一个多芯片互连系统的典型实例,用于本文的说明。
1
图1多芯片互联系统的示例
2规范性引用文件
下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文件,
仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于本
文件。
GB/T43536.1-2023(IDTIEC63011-1)三维集成电路第1部分:术语和定义
3术语和定义
下列术语和定义适用于本文件。
3.1
缩略语
3DIC:three-dimensionalintegratedcircuit三维集成电路
1
GB/TXXXXX—XXXX/IEC63011-3:2018
ASIC:applicationspecificintegratedcircuit专用集成电路
NMOS:N-channelMOSFETN沟道MOSFET
PMOS:P-channelMOSFETP沟道MOSFET
SoC:systemonchip芯片级系统
TSV:through-siliconvia硅通孔
LSI:verylargescaleintegration大规模集成电路
4用于制定TSV特性的测试方法
4.1供应链和TSV电路模型
有关TSV电路模型的三维IC供应链如图2所示。逻辑芯片和三维堆叠的制造商提供TSV模型。电
路模型根据实际实验结果确定。
图2三维IC供应链模型
4.2TSV电气特性参考模型
图3所示的TSV电气特性的参考模型由电容(C)和电阻(R)组成。C是总电容,由氧化层电容
vvv
(Cox)、耗尽层电容(Cdep)和边缘电容(Cfr)组成。Cox和Cdep是TSV和半导体衬底之间的电容,由于
耗尽层的存在,取决于施加在TSV上的电压。C是凸点和半导体衬底之间的边缘电容。C的节点通过
frdep
衬底接地。当TSV间隔很小时,建议采用耦合模型。表1显示了模型标准化的原则。电路定义描述了所
提出模型。器件结构是使用所提出的模型所必需的结构。测试方法描述了用于测试的设备结构和操作方
法。TSV模型的参数依据TSV及其周围结构导出。附录A中给出了一个典型概念的示例。
2
GB/TXXXXX—XXXX/IEC63011-3:2018
图3TSV电特性模型
您可能关注的文档
- 1MHz及以下聚烯烃绝缘挡潮层聚烯烃护套通信电缆 编制说明.docx
- 1MHz及以下聚烯烃绝缘挡潮层聚烯烃护套通信电缆 编制说明.pdf
- 半导体集成电路文字符号 引出端功能符号 编制说明.docx
- 半导体集成电路文字符号 引出端功能符号 编制说明.pdf
- 半导体集成电路文字符号 引出端功能符号 征求意见稿.docx
- 半导体集成电路文字符号 引出端功能符号 征求意见稿.pdf
- 半导体器件 集成电路 第3部分:模拟集成电路 第一篇:单片集成运算放大器空白详细规范 编制说明.docx
- 半导体器件 集成电路 第3部分:模拟集成电路 第一篇:单片集成运算放大器空白详细规范 编制说明.pdf
- 半导体器件 集成电路 第3部分:模拟集成电路 第一篇:单片集成运算放大器空白详细规范 征求意见稿.docx
- 半导体器件 集成电路 第3部分:模拟集成电路 第一篇:单片集成运算放大器空白详细规范 征求意见稿.pdf
文档评论(0)