三维集成电路 第3部分：硅通孔模型及测试方法 征求意见稿.docx

1

GB/TXXXXX—XXXX/IEC63011-3:2018

三维集成电路第3部分：硅通孔模型及测试方法

1范围

本文件详细描述了传输和接收数字数据的硅通孔（TSV）电气特性的参考模型，用于三维集成电路（3DIC）接口设计，并介绍了3DIC中表征TSV特性的电阻和电容测试方法。

本文件涵盖的三维集成电路规范如下：

.应用：数字消费和移动设备；

.工作电压：0.1V到5.0V

.工作频率：小于2.0MHz

本文件不讨论测试设备。图1给出了一个多芯片互连系统的典型实例，用于本文的说明。

图1多芯片互联系统的示例

2规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件。

GB/T43536.1-2023（IDTIEC63011-1）三维集成电路第1部分：术语和定义

3术语和定义

下列术语和定义适用于本文件。

3.1

缩略语

3DIC：three-dimensionalintegratedcircuit三维集成电路

2

GB/TXXXXX—XXXX/IEC63011-3:2018

ASIC：applicationspecificintegratedcircuit专用集成电路NMOS：N-channelMOSFETN沟道MOSFET

PMOS：P-channelMOSFETP沟道MOSFETSoC：systemonchip芯片级系统TSV：through-siliconvia硅通孔

LSI：verylargescaleintegration大规模集成电路

4用于制定TSV特性的测试方法

4.1供应链和TSV电路模型

有关TSV电路模型的三维IC供应链如图2所示。逻辑芯片和三维堆叠的制造商提供TSV模型。电路模型根据实际实验结果确定。

图2三维IC供应链模型

4.2TSV电气特性参考模型

图3所示的TSV电气特性的参考模型由电容（Cv）和电阻（Rv）组成。Cv是总电容，由氧化层电容（Cox）、耗尽层电容（Cdep）和边缘电容（Cfr）组成。Cox和Cdep是TSV和半导体衬底之间的电容，由于耗尽层的存在，取决于施加在TSV上的电压。Cfr是凸点和半导体衬底之间的边缘电容。Cdep的节点通过衬底接地。当TSV间隔很小时，建议采用耦合模型。表1显示了模型标准化的原则。电路定义描述了所提出模型。器件结构是使用所提出的模型所必需的结构。测试方法描述了用于测试的设备结构和操作方法。TSV模型的参数依据TSV及其周围结构导出。附录A中给出了一个典型概念的示例。

3

GB/TXXXXX—XXXX/IEC63011-3:2018

图3TSV电特性模型

表1模型标准化原则

项目

子项

原则

电路定义

参数

电阻以平均值定义

电容以所测波形定义移除边缘电容

电感不包含在内，因为影响很小

每个应用的模型

未定义

器件结构

TSV周围

未定义

当TSV间距很小时，推荐耦合模型

半导体衬底供电情况

衬底接地

所定义的TSV电路模型在衬底未连接电源时不适用

半导体衬底

P型

测试条件

衬底

TSV阵列

单TSV和阵列TSV有区别

频率

测试电容对于频率的特性

电压

测试电容对于电压的特性

4.3TSV电气特性的测试方法

4.3.1概述

TSV的电气特性应在规定的条件下进行测试。

4.3.2电阻测试

4

GB/TXXXXX—XXXX/IEC63011-3:2018

TSV电阻（Rv）由LSI互连体电阻、TSV电阻、凸点电阻及其接触电阻组成，通过四点法测试得到。恒流（I）通过连接到端子1A和端子1B的电源线提供，连接到端子的线缆之间产生的电压（V）由电压表测试，如图4所示。根据欧姆定律，第一个芯片（R1）上的电阻定义为V/I。基于相同的设置，获得第一芯片和第二芯片的电阻（R2）。TSV电阻（Rv）定义为（R2-R1）/2。此方法仅适用于第二个芯片与第一个芯片基本相同的情况。为尽量减小测试误差，电压测试接线应尽可能靠近。

TSV电阻(Rv)定义为Rv=R2-R1/2,其中R1是第一个芯片中的电阻,R2是第二个芯片中的.图4电阻测试方法

4.3.3电容测试

TSV电容（Cv）通过抗测试获得。电极1A和电极1B之间的总电容（C1）由阻抗计测试，表示为信号频率（f）和直流电压（Vdc）的函数，如图5所示。该电容（C1）