运算放大器毕业设计.pdfVIP

题目背景和意义

运算放大器（简称运放）是具有很高放大倍数的电路单元。在实际地电路中，通常

结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数字运

算，故得名“运算放大器”。运算放大器（简称运放）是许多混合信号系统和模拟系统中

的一个组成部分。不同层次的复杂的运算放大器是用来实现多种功能的：高速放大或过

滤的直流偏置。每一代CMOS技术，由于供应减少电压和晶体管沟道长度的运算放大器

的设计，继续为运放的设计提出一个复杂的问题。

我们粗略地把运放定义为“高增益的差动放大器”。所谓“高”，指的是对应用，其

5

增益已足够了，通常增益范围在10-10。由于运放一般用来实现一个反馈系统，其开环

增益的大笑根据闭环增益电路的精度要求来选取。

20年前，大多数的运放是各种应用的一个通用模块。这些努力试图创造一个“理想”

的运算放大器，例如，高电压增益，高输入阻抗和低输出阻抗。然而，却要牺牲成本费

用的其他性能如输出幅度，速度和功耗。

与此相反，今天的运放设计，放大器的设计从开始就认识到妥协之间的各种参数，

这样一个妥协，最终将需要更多地考虑整体的设计，因此，我们需要知道满足每个人从

适当的值的参数。例如，如果高速度的要求，增益误差要求不高的选择电路结构应有利

于前者，后者可以牺牲。

运算放大器的版图设计，是模拟集成电路版图设计的典型，利用Cadence对设计初稿加

以模拟，然后对不符合设计目标的参数加以修改并进行模拟，重复这一过程，最终得到

优化设计方案，其关键在于寻找目标与决定因素之间的关系。

主要内容

模拟集成电路设计过程可以分为俩大部分设计的前端和后端。前段设计包括设计电

路、输入原理图和仿真电路；后端设计（也可以叫物理设计）包括版绘制版图及其验证。

前段设计包括设计电路结构和输入原理图。根据要求参数设计所需电路后，把原理图输

入到设计环境中并对其进行电路仿真，也就是对元件尺寸的设计、电路的结构、布局前

电路及负载估计进行模拟。在此过程中要求芯片的生产厂家提供出可以模拟库文件以便

用于仿真。分析电路主要还包括瞬态分析、直流分析、交流分析等。如果仿真结果完全

符合了设计的要求以后就可以将电路提供给后端从而进行版图方面的设计。

后端中在绘制完成版图后最初要通过版图的一些验证，版图的验证包括版图与电路

原理图的对比验证（LVS：LayoutVersusSchematic）、电气规则的检查（ERC：Electrical

RuleCheck）、设计规则的验证（DRC：DesignRuleCheck）。DRC验证是对电路的一些

布局进行几何空间的验证从而保证厂家在工艺技术方面可以实现线路的连接；ERC验证

用来检查电气连接中的一些错误，像电源和地是否短路、器件是否悬空等等所制定的一

些电特性。在设计的规则检查中包括了ERC检查的规则，一般来说只需要LVS和后仿真

能够通过，ERC都不会有问题，所以ERC验证不经常出现，而厂家也就不会提供出ERC

的规则文件。LVS验证是把电路图与版图作一个拓扑关系的对比，从而检查出在布局前

后元件值、衬底的类型是否相符，电路连接的方式是否保持一致。版图中的一些寄生元

件将对集成电路的某些性能产生严重的影响。因此必须要对从版图中提取出来的网表（其

中包含着寄生元件）进行仿真，此过程称为后仿真。最后的模拟验证是将包含有寄生效

应的整个电路加进输入信号。

通过了电气规则的检查，设计规则的检查，电路抽取的验证和后仿真，就可以提交

各芯片厂家试流片了。在严格按照设计程序进行电路仿真并通过版图验证和后仿真之后，

投片是否成功，关键是看芯片制造厂了。

本论文主要分析CMOS集成运算放大各个部分的主要原理；完成对CMOS运放的设计，用

Spectre进行仿真模拟，从模拟的结果中推导出各个参量和其决定因素之间的关系，从

而确定出符合设计指标所的版图几何尺寸以及工艺参数，建立出从性能指标到版图设计

的优化路径。运算放大器的版图设计，是模拟集成电路版图设计的典型，利用Spectre

对设计初稿加以模拟，然后对不符合设计目标的参数加以修改，重复这一过程，最终得

到优化设计方案。最后根据参数尺寸等进行版图设计以及验证。

本设计采用全制定模拟集成电路设计方法，严格根据模拟集成电路的正向设计流程，采

用smic180nm工艺设计规则，全部设计过程在Cadence的设计平台上完成。

设计方法与实施