FPGA实验报告北航电气技术实验.docVIP

成绩

北京航空航天大学

BEIHANGUNIVERS1TY

FPGA电气技术实践试验报告

院(系)名称专业名称

学生学号

宇航学院

飞行器设计与工程(航天)

XXXXXXXX

学生姓名XXXXXX

指导老师XXXX

2017年11月XX日

试验一四位二进制加法计数器与一位半加器的设计

试验时间：2017.11.08(周三)晚试验编号20

一、试验目的

1、熟识QuartusII的VHDL的文本编程及图形编程流程全过程。

2、驾驭简洁逻辑电路的设计方法与功能仿真技巧。

3、学习并驾驭VHDL语言、语法规则。

4、参照指导书实例实现四位二进制加法计数器及一位半加器的设计。

二、试验原理

.略

三、试验设备

1可编程逻辑试验箱EP3C55F484C8一台(包含若干LED指示灯，拨码开关等)2计算机及开发软件QuartusII一台套

四、调试步骤

1四位二进制加法计数器

(1)参照指导书实例1进行工程建立与命名。

(2)VHDL源文件编辑

由于试验箱上LED指示灯的显示性质为“高电平灭，低电平亮”,为实现预期显示效果应将原参考程序改写为减法器，且”ql=ql+1”对应改为”q1=q1-1”,以实现每输入一个脉冲“亮为1,灭为0”。

由于参考程序中的rst清零输入作用并未实现，所以应将程序主体部分的最外部嵌套关于rst输入是否为1的推断，且当rst为1时，给四位指示灯置数”1111”实现全灭，

当rst为0时，运行原计数部分。

(3)参照指导书进行波形仿真与管脚绑定等操作，链接试验箱并生成下载文件

(4)将文件下载至试验箱运行，视察计数器工作现象，调试拨动开关查看是否清零。

可以通过变更与PIN_P20(工程中绑定为clk输入的I/O接口)相连导线的另一端所选择的试验箱频率时钟的输出口位置，变更LED灯显示变更频率。

并且比照指导书上对试验箱自带时钟频率的介绍，可以通过变更导线接口转换输入快慢，排查由于clk输入管脚损坏而可能引起的故障。

2一位半加器

(1)参照指导书实例1进行工程建立与命名。

(2)图形源文件编辑：由于试验箱上LED指示灯的显示性质为“高电平灭，低电平亮”,为实现预期显示效果应将原电路图中两个输出管脚与非门串联以实现原参考输出“高电平亮，低电平灭”。

(3)参照指导书进行波形仿真与管脚绑定等操作，链接试验箱并生成下载文件

(4)将文件下载至试验箱运行，视察半加器工作现象，调试拨动开关查看进位与置数指示是否正常工作。

五、试验现象

1.四位二进制加法计数器

SW1下拨为0时，四个LED指示灯可以对输入脉冲从”0000”到”1111”进行十六位循环计数(其中亮为1,灭为0)。SW1上拨为1时可以实现四个LED灯保持全灭清零。

且四位二进制加法计数器功能胜利实现2.一位半加器

SW1与SW2输入分别为”00”、”01”、”10”、”11”时，进位指示与置数指示灯分别显示”00”、”01”、”01”、”10”(其中亮为1,灭为0)。且一位半加器功能胜利实现。

六、试验代码

1四位二进制加法计数器(已修改)entitycount4is

port(

clk:instd_logic;--waishizhong,fpga_ex2_6rst:instd_logic;--F1pin-ab15

q:outstd_logic_vector(3downtoO);--led4-1end;

architectureblofcount4is

signalql:std_logic_vector(3downto0);

begin

process(clk,rst)

begin

if(rst=0)then

if(clkeventandclk=1)thenql=q1-1;endif;

elseq1=1111;endif;

endprocess;q=q1;

end

2一位半加器

PIN

PIN_N18

PNM20

PIN12

七、结果分析

1若在加载运行文件后试验箱上无反应，可以通过更换不同频率输入管脚查看是否为试验箱自带