- 1、本文档共34页,其中可免费阅读11页,需付费170金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
- 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PAGE
PAGE31
基于小脚丫FPGA的数字频率计设计
摘要:本次毕业设计采用小脚丫FPGA开发板为核心,VerilogHDL计算机硬件语言为编程语言对各功能模块进行设计,从而得出被测信号的频率。核心的小脚丫FPGA采用了LATTICE公司的小脚丫STEP-MXO2-4000HC,使用该芯片让整个设计变的更加便捷、灵活。
数字频率计的设计充分利用了复杂可编程逻辑器件(FPGA)的特点,运用VHDL编程集所有功能模块于一块芯片上。功能模块由时基脉冲发生器、计数器和数据锁存器以及译码显示电路4个部分组成。下文介绍了各个模块的详细设计与实现,以及硬件电路和软件功能的陈述,从而
文档评论(0)