计算机组成套章复习.pptx

第3章存储系统;例1、设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位，总线周期τ=50ns.问顺序存储器和交叉存储器的带宽各是多少？;例2、某机字长32位，常规设计的存储空间≤32M，若将存储空间扩至256M，请提出一种可能方案;CPU访问8个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问8个存贮模块，由存贮器控制器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过1/8存取周期就访问一个模块。这样，对每个模块而言，从CPU给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对CPU来说，它可以在一个存取周期内连续访问8个存贮体，各体的读写过程将重叠进行。;例3、已知cache命中率H=0.98，主存比cache慢4倍，已知主存存取周期为200ns，求cache/主存的效率和平均访问时间。;例4、CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns,主存为250ns,求cache/主存系统的效率和平均访问时间。;例5、已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：

（1）若每个摸条为32K×8位，共需几个模块条？

（2）每个模块内共有多少片RAM芯片？

（3）主存共需多少RAM芯片？CPU如何选择各模块条？;解：

（1）由于主存地址码给定18位，所以最大存储空间为218=256K，主存的最大容量为256KB。现每个模块条的存储容量为32KB，所以主存共需256KB/32KB=8块板。

（2）每个模块条的存储容量为32KB，现使用4K×4位的RAM芯片拼成4K×8位（共8组），用地址码的低12（A0——A11）直接接到芯片地址输入端，然后用地址的高3位（A14——A12）通过3：8译码器输出分别接到8组芯片的选片端。共有8×2=16个RAM。

（32K×4）/(4K×4)=8×2=16

（3）据前面所得，共需8个模条，每个模条上有16片芯片，故主存共需8×16=128片RAM芯片。;例6：已知某16位机主存采用半导体存储器，其地址码为20位，若使用16K×8位的SRAM芯片组成该机所允许的最大主存空间，并??用模块板结构形式，问：

(1)若每个模块板为128K×16位，共需几个模块板？

(2)每个模块板内共有多少SRAM芯片？

(3)主存共需多少RAM芯片？CPU如何选择各模块板？

(4)要求模块板采用相同的印刷电路板，应如何实现？;解：

(1)所需模块板N=220÷(128×210)=8(块)

(2)每个模块板内所需的SRAM芯片数为

n=(128K÷16K)×(16÷8)=16(片)

(3)主存共需SRAM芯片数：M=16×8=128

CPU通过最高三位地址A19~A17经译码选择各模块板。

(4)为了减少模块板的种类，从而降低造价，八种不同的模块板统一为一种，通过短路桥不同的接法产生不同类型的模块板，逻辑电路如下：;Y0~Y7每条译码输出线选择模块板内二片SRAM，作为片选信号。;例7、用16K*8位的DRAM芯片构成64K*32位存储器，要求：

(1)画出该存储器的组成逻辑框图。

(2)设存储器读/写周期为0.5us，CPU在1us内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？;2：4译码器;解：(2)假定16K*8位的DRAM芯片用128*128矩阵存储元构成，根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有0.5×128＝64us的死时间，肯定不行。

如果采用分散刷新，则每1us只能访存一次，而题目条件要求CPU在1us内至少要访问一次。故也不行；

所以采用异步式刷新方式。

刷新时只对128行进行异步方式刷新，则行刷新间隔为2ms/128=15.6us，可取行刷新信号周期15us。

刷新一遍所用时间＝15us×128＝1.92ms