原创力文档- 1、本文档共56页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
-.
毕业设计
基于VHDL的数字时钟设计
和时序仿真
学生：
学院：
专业：
指导教师：
年月
.-可修遍-
-.
目录
1引言……………………1
2设计概述………………2
3开发工具简介…………4
3.1VHDL语言简介……………………4
3.1.1VHDL发展史……………………4
3.1.2VHDL设计特点…………………4
3.1.3VHDL设计结构………………5
3.1.4VHDL设计步骤………………6
3.2QuartusII软件简介……………6
3.2.1QuartusII软件介绍…………6
3.2.2QuartusII软件设计流程……………………6
4数字时钟的设计要求和原理………8
4.1设计要求……………8
4.2设计原理……………8
5数字时钟模块化设计………………10
5.1分频模块…………11
5.2计时模块…………13
5.2.1秒计时模块……………………13
5.2.2分计时模块……………………15
5.2.3时计时模块……………………17
5.3报警模块…………18
.-可修遍-
-.
5.4数据选择模块………………20
5.5译码显示模块……………………22
6数字时钟模块化仿真………………24
6.1计时模块仿真图…………………24
6.1.1秒模块仿真图…………………24
6.1.2分模块仿真图…………………24
6.1.3时模块仿真图………………25
6.2报警模块仿真图…………………25
6.3数据选择模块仿真图……………26
6.4译码模块仿真图…………………26
6.5数字时钟整体仿真图……………27
7FPGA开发板实验……………………28
7.1芯片和器件选择…………………28
7.2外部电路接线……………………
文档评论（0）