文稿eda课程设计.pdf

  1. 1、本文档共31页,其中可免费阅读12页,需付费123金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

一,所用硬件与软件介绍

1.1软件介绍

1.1.1.VerilogHDL硬件描述语言

VerilogHDL是一种硬件描述语言,用于从算法级、门级到开关级的多种

抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单

的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述

中显式地进行时序建模。

VerilogHDL语言最初是于1983年由GatewayDesignAutomation公司为

其模拟器产品开发的硬件建模语言。那时它只是一种语言。由

文档评论(0)

187****4471 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档