ieee 802.11信道编解码及交织解交织fpga实现.docxVIP

中南民族大学硕士学位论文

摘要

随着纠错编码理论研究的不断深入，纠错码的实际应用越来越广泛。卷积码作为其中重要的一种，已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码，编、译码器易于实现，且具有较强的纠错能力。

本文研究了IEEE802.11协议中(2,1,7)卷积码编码、交织解交织及其软判决高速Viterbi译码的实现问题。

首先介绍了IEEE802.11无线局域网标准及规范，然后介绍了信道编解码中卷积码编码及Viterbi译码算法和FPGA设计方法，接着通过对(2,1,7)卷积码特点的具体分析，吸取目前Viterbi译码算法和交织解交织算法的优点，采取一系列的改进措施，基于FPGA实现了IEEE802.11信道编解码及交织和解交织系统。这些改进措施包括采用并行FIFO、改进的ACS单元、流水式块处理结构、改进的SMDO方法、双重交织策略，使得在同样时钟速率下，系统的性能大幅度提高。最后将程序下载到Altera公司的Cyclone系列的FPGA(型号EP1C6Q240C8)器件上进测试，并对测试结果作了简单分析。

关键词：Vterbi译码；交织解交织；FPGA;

化工化纤生产过程中几种化学及物理检验方法研究

IⅡ

Abstract

Withthe