8421码转余3码 quartus II (FPGA) 数字电路课程设计.pdfVIP

FPGA8421码转余三码

quartusII代码

libraryieee;

useieee.std_logic_1164.all;

useIEEE.STD_LOGIC_ARITH.ALL;

useIEEE.STD_LOGIC_UNSIGNED.ALL;

entitykey_ledis

port(

key_in:instd_logic_vector(3downto0);

led_out:outstd_logic_vector(7downto0)

);

endentity;

architecturekey_led_archofkey_ledis

begin

process(key_in)

begin

casekey_inis

————3

————4

————5

————6

————7

————8

————9

————A

————b

————C

——————全亮（包括小数点）

endcase;

endprocess;

endarchitecture;