数字电路 实验 计数器及其应用 实验报告.pdfVIP

数字电路 实验 计数器及其应用 实验报告.pdf

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

实验六计数器及其应用

一、实验目的

1.学习用集成触发器构成计数器的方法

2.掌握同步计数的逻辑功能、测试方法及功能扩展方法

3.掌握构成任意进制计数器的方法

二、实验设备和器件

1.+5V直流电源2.双踪示波器

3.连续脉冲源4.单次脉冲源

5.逻辑电平开关6.逻辑电平显示器

7.译码显示器

8.CC4013×2(74LS74)

CC40192×3(74LS192)

CC4011(74LS00)

CC4012(74LS20)

三、实验原理

计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常

用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。计数器计数时所经历的独立状态总数为计数器的模(M)。

nn

计数器按模可分为二进计数器(M=2)、十进计数器(M=10)和任意进制计数

nn

器(M≠2、M≠10)。

按计数脉冲输入方式不同,可分为同步计数和异步计数。

按计数值增减趋势分为:加法计数器、减法计数器和可逆(加/减)计数器。

1.用D触发器构成异步二进制加/减计数器

图6-1是用四只D触发器构成的四位二进制异步加法计数器,它的连接特点

TQ

是将每只D触发器接成触发器,再由低位触发器的端和高一位的CP端相

连接。

若将图6-1稍加改动,即将低位触发器的Q端与高一位的CP端相连接,即

构成了一个4位二进制减法计数器。

2.中规模十进制计数器、十六进制计数器

(1)CC40192是同步十进制可逆计数器,具有双时钟输入,并具有清除和

置数等功能。

当清除端CR为高电平“1”时,计数器直接清零;CR置低电平则执行其它

功能。

当CR为低电平,置数端LD也为低电平时,数据直接从置数端D、D、D、

012

D置入计数器。

3

当CR为低电平,LD为高电平时,执行计数功能。执行加计数时,减计数

端CP接高电平,计数脉冲由CP输入;在计数脉冲上升沿进行8421码十进制

DU

加法计数。执行减计数时,加计数端CP接高电平,计数脉冲由减计数端CP

UD

输入,表6-2为8421码十进制加、减计数器的状态转换表。

表6-2加法计数

输入脉冲数0123456789

Q30000000011

Q20000111100

输出

Q10011001100

Q0010101010

文档评论(0)

138****8964 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档