时分秒可调计时器.pdfVIP

实验六：时分秒可校的定时器电路设计

摘要

本时分秒可校的定时器基于FPGA完成，以ALTERACycloneIIEP2C8Q208C8N芯片为核

心，软件部分用Quartus软件编写仿真，用硬件描述语言VHDL实现模块化程序设计。硬件以

按键作为定时按钮，以六个数码管分别显示时分秒的计数信息，定时范围为10秒~24时59

分59秒，精度为1秒，并在计时结束后实现声光报警，实现了题目要求的基本功能。利用模

式设定和转换的方法实现设计要求，并在时间设定的过程中数码管有闪烁提示，这也是本实

验的创新所在。该定时器具有电路简单、人性化控制等优点。

一、实验功能指标要求：

基本功能：1.设计一时分秒可校的定时器，定时范围为10秒24时59分59秒，精度为1秒；

2.能同时显示时分秒信息（LED数码管）；

3.定时时间到能发出声光警告信号；

扩展功能：1.设置时分秒时分别显示对应的两个数码管；

2.增加暂停按钮，可在倒计时过程中选择暂停计时切换；

3.按键去抖动；

二、实验原理框图：

实验模块：1.时钟分频模块(timediv)其中功能模块分为:1.分频

2.按键去抖模块(qudou)2.倒计时

3.功能模块(cnttime)3.状态选择

4.译码模块4.置数

它们之间的控制关系为:

时分秒倒计蜂鸣

置数

时

状态切换数码管显示

操作流程:按下状态切换按钮(mode),进入小时设定状态,设定小时时间后再按mode,进入分钟

设定状态.同理,设定好秒的时间后,按下mode,开始倒计时.在倒计时过程中,按下

clr清零按钮,则时间清零,按下暂停按钮en,则停止计时.时间到后,FPGA警报.

三、方案设计（系统的模块结构）

1.系统设计方案

作为时分秒可校倒计时电路的设计，经小组讨论，我们将设计思路划分为4个部分：置

数，倒计时，数码管显示和蜂鸣器。经过多次实践，觉得应当使用模式转换的方式可以使得

-1-

设计更容易实现，将置数和倒计时划在4个不同的模式中，通过模式转换实现状态转换。在

时分秒信息显示的问题上，使用7段译码的方式加以实现。蜂鸣器则加载到设计结尾。

2.单元电路设计

对于这个设计我们决定实现置数，倒计时，时分秒显示和蜂鸣器4个单元模块。作为时

分秒可校的计时器电路，首先想到的是三个计时部分的时间设定和倒计时，在可设范围内如

何实现，经过小组成员的热烈讨论，我们决定使用模式的设定和转换的方法实现，首先是四

个状态的转换，分别是清零、设定小时时间、设定分钟时间、设定秒钟时间，为它们分别设

定一种模式，通过模式转换实现状态控制。在时间设定的过程中，我们想到在2Hz分频信号

的作用下，通过数码管的动态扫描计数对数码管进行动态扫描，从而在时间设定的过程中有

数码管闪烁提示。在各模块的倒计时过程中，在1Hz的分频信号作用下，通过递减计数，时

分秒模块分别实现倒计时功能。再通过十进制转BCD码和7段译码作用实现时分秒信息的显

示。在最后倒计时结束的时候，系统经过判断，发出蜂鸣提示。

四、系统实现过程

原理框图及顶层文件:

功能模块的VHDL程序见附录

六、附录

五、个人负责模块介绍及感想

我负责的是分频模块和置数模块。

1、分频模块：分频模块作用是产生不同频率的时钟信号，为不同的模块提供所需要的时

钟脉冲。本实验需1HZ、1KH、2HZ三种时钟脉冲。1HZ为时钟提供脉冲，1KHZ为蜂鸣

器时钟，2HZ为数码管闪烁时钟。原理：首