实验报告高级.pdfVIP

1.概述：

设计实验，实现实验要求。硬件基于友晶公司DE0实验板，逻辑开发基

于Altera公司的QuartusII13.1开发工具，逻辑仿真均使用Mentor公司的

-Altera13.1仿真工具

2.实现原理

设计原理本节给出一个用FPGA产生VGA图像信号的设计实例，在

实际的产品设计中，这是一个比较实用的设计。一组VGA信号包含5个

有效信号。其中行同步信号(HS)和场同步信号(VS)用于VGA信号同步，

这两个信号与TTL逻辑电平兼容。三个模拟信号用来控制红(R)、绿(G)、蓝(B)

三基色信号，这三个信号电压范围为0.7~1.0V。通过改变RGB这三个模拟信

号的电平，所有的其他颜色信号都可以由此产生。常见的标准VGA显示器由

行、列像素点构成的网格组成。般VGA显示器至少由480行、每行640个像

素点构成，如图5.1所示。每个像素点依据红、绿、蓝信号状态可以显示各种

不同的颜色。

3.实现方法

逻辑设计分为VGA_SYNC模块，VGA_TEST1模块，VGA_PLL模块,VGA模

块。

4.实现过程

VGA_SYNC模块:

moduleVGA_SYNC(

inputi_sys_clk,//25MHz

inputi_sys_rst_n,

input[3:0]i_red,

input[3:0]i_green,

input[3:0]i_blue,

outputreg[3:0]o_red,

outputreg[3:0]o_green,

outputreg[3:0]o_blue,

outputrego_hs,

outputrego_vs,

outputreg[9:0]o_pixel_row,

outputreg[9:0]o_pixel_column

);

reg[9:0]r_h_cnt,r_v_cnt;

wirew__on=(r_h_cnt10d143)(r_h_cnt10d784)

(r_v_cnt10d34)(r_v_cnt10d515);

always@(negedgei_sys_rst_norposedgei_sys_clk)

begin

if(!i_sys_rst_n)begin

r_h_cnt=10d0;

endelsebegin

if(r_h_cnt=10d799)begin

r_h_cnt=10d0;

endelsebegin

r_h_cnt=r_h_cnt+10d1;

end

end

end

always@(negedgei_sys_rst_norposedgei_sys_clk)