原创力文档- 1、本文档共17页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
4FIR数字滤波器的设计与实现
4.1FIR数字滤波器在Simulink环境下的仿真
本次FIR数字滤波器课题研究设计的简要流程：
图4.1FIR设计流程
按照此流程图通过一个实例来验证此套方案的可行性——即成功滤掉高频
信号。
实例:让一个50hz的信号与一个500hz的信号相加，让其分别通过带通滤波器
和低通滤波器，查看示波器观察滤波器是否成功滤除500hz高频信号。打开
matlab，进入simulink界面，找到正弦信号发生模块、加法运算模块、示波器以
及滤波器设计工具(FDATOOL))拖进新建的.mdl文档中，按图4.2的方式连好各个
模块即可得到示波器图形如图4.3.
FDATool
Digital
FilterDesign1
SineWave1
Add
SineWave
FDATool
DigitalScope
FilterDesign
图4.2simulink搭建的滤波器
图4.3simulink仿真波形
图4.3由上到下依次是50hz正弦波、500hz正弦波、两个正弦波的和信号经
过带通滤波器以及两个正弦波的和信号经过低通滤波器后的信号。此图说明我们
搭建的Simulink模型是正确的，而且可以明显看出低通滤波器成功滤掉了高频
信号。
4.2FIR数字滤波器在Systemgenerator环境下的仿真
上一小节论述了在Simulink环境下的数字滤波器模型搭建并完成仿真验证，
接下来要做的就是用SystemGenerator搭建硬件执行程序实现仿真并验证。以下
简单介绍所需要的模块以及参数设置。
(1)SystemGenerator模块
SystemGenerator模块的参数设置里允许用户选择FPGA的硬件目标、系统
时钟周期等选项。Simulink和FPGA系统仿真时间可以由SystemGenerator的时
钟设置来设置，滤波器模型中有很多小的模型例如信号发生模块、AD/DA模块
等，Simulink的采样周期是这些小模块采样周期的最大公因子，这点可由System
Generator来设定。而硬件中隐含的采样时间实际上比Simulink中可看到的仿真
采样时间要快。基于此我们将FPGA时钟信号设定为10ns，Simulink采样周期
设定为1s。
(2)信号发生模块
信号发生有很多方式，这里采用ROM产生一个500hz的正弦信号，DDS来
产生一个50hz的信号。下图分别为其时序电路设计：
1
0
Constanthi
文档评论（0）