数字电子钟课程设计16728.pdfVIP

摘要

在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产

品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路

为核心设计智能电子钟。

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周

期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、整体清零

等附加功能。干电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时

电路，整体清零电路，整点报时电路组成。秒信号产生器是整个系统的时基信号，它直

接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准

秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分

脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数

器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数

器”采用24进制计时器，可实现对一天24小时的累计。计数器用的是74LS90。译码显

示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过六位LED

七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后

去触发一音频发生器实现报时。整体清零电路是根据74LS90计数器在2,3脚均为1时清

零的特点用电源，开关和逻辑门组成的清零电路对“时”、“分”、“秒”显示数字清零。

校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的

关键词分频计数译码报时清零校时校分触发逻辑

1

目录

引言

1设计目的

2设计任务

2.1设计指标

2.2设计要求

2.3方案的对比

3数字电子钟的组成

3.1数字钟的基本逻辑功能框图

3.2秒信号发生器（振荡器及分频电路）

3.3时、分、秒计数器电路

3.4译码显示电路

3.4校时电路

3.6正点报时电路

3.7清零电路

4．数字钟的电路设计

4.1秒信号发生器的设计

4.2计数电路的设计

4.2.1六十进制计数器

4.2.2二十四进制计数器

4.2.3计数器的组间级联问题

4.3译码显示电路

4.4校时电路的设计

4.5正点报时电路的设计

4.6清零电路的设计

4.7数字电子钟的整体电路

4.7设计、调试要点

5元器件

5.1实验元器件清单

2

5.2芯片内部结构图及引脚图

6电路的装配与调试过程

6.1电路焊接

6.2调试过程

7课程设计的收获、体会和建议

7.1设计实验出现的问题及解决

7.2设计体会

7.3设计建议

参考文献

附录元件清单

附录一方案一

附录二方案二

附录三元件清单

附录四元件管脚图

3

引言

数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比

具有更高的准确性和直观性，且无机械装置，具有更长是使用寿命，因此得到了更广泛

的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时

序电路

1设计目的

此次设计数字电子钟就是为了了解数字电子钟的原理，掌握数字钟的设计方法，熟

悉集成电路的使用方法。从而学会制作数字电子钟。而且通过数字电子钟的制作进一步

的了解各种在制作中用到的中小规模集成电路的作用及实用方法，再通过使用Proteus仿

真技术，实际运用能力，独立完整地设计具有一定功能的电子电路。。且由于数字钟包括

组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路

的原理和使用方法。

2.设计任务

2.1设计指标

设计一个有“时”，“分”，“秒”（23