计算机组成与结构第7章.pptVIP

现举例说明段页式地址变换过程。假设实主存分成32个页面，有A，B，C三道程序已经占用主存，如图7．16(a)中阴影(斜线)部分所示。现在又有D道程序要进入，它有三段(图7．16(b))，段内页号分别为0，1；0，1；0，1，2。如采用纯段式管理，虽然主存空间总计空余相当于8个页面，比D道程序所需空间(相当于7个页面)要大，但因第二段所需空间相当于3个页面，比任何空隙都大而无法进入。采用段页式管理后则可调入，各段、页在主存位置如图7．16(a)所示。当要访问的程序地址为D道1段0页4单元时，其地址变换过程如图7．17所示。首先根据基号D取出D道程序的段表起点SD，加上段号1找到该道程序的页表起点b，再加上页号0找到D道程序1段0页的主存页号4，最后和页内地址4拼接成该虚拟地址对应的实主存地址(图中未画出段表的控制保护信息)。C12dSASBSCABC10d128710124++基址寄存器程序A段表程序C段表SA+0SB+1SA+2SA+3SC+0SC+1SC+2A+0A+1B+0B+1B+2C+0C+1逻辑地址物理地址基号段号页号页内地址物理页号页表C0段C1段C2段可以看出，段页式虚拟存储系统由虚拟地址向实主存地址的变换至少需查两次表(段表与页表)。段、页表构成表层次。当然，表层次不只段页式有，页表也会有，这是因为整个页表是连续存储的，当一个页表的大小超过一个页面的大小时，页表就可能分成几页，可分存于几个不连续的主存页面中，然后，将这些页表的起始地址又放入一个新页表中。这样，就形成了二级页表层次。其中新页表为第一级页表，原来的几个页表为第二级页表。一个大的程序可能需要多级页表层次。对于多级表层次，在程序运行时，除了第一级页表需驻留在主存之外，整个页表中只需有一部分在主存中，大部分可存于辅存，需要时再由第一级页表调入，从而可减少每道程序占用的主存空间。在段页式虚拟存储器中，一般设置TLB表，以加快地址转换过程。举例如下(cache容量比实际小)：设c’=3位，r=1位，考虑主存字块15可映像到cache的哪一个字块中。根据公式，可得：j=(imod2c’)×2r+k=(15mod23)×21+k＝7×2+k＝14+k又：0≤k≤2r-1=21-1=1即：k=0或1代入后得j=14(k=0)或15(k=1)。所以主存模块15可映像到cache字块14或15中。在第7组。在实际cache中用得最多的是直接映像(r=0)，两路组相联映像(r=1)和4路组相联映像(r＝2)。如r=2，计算得0≤k≤3，所以主存某一字块可映像到cache某组4个字块的任一字块中，这大大地增加了映像的灵活性，提高了命中率。2．替换算法引入原因：当新的主存字块需要调入cache存储器而它的可用位置又已被占满时，就产生替换算法问题。常用算法：FIFO算法总是把一组中最先调入cache存储器的字块替换出去。特点：实现容易，开销小。LRU算法是把一组中近期最少使用的字块替换出去。需记录各个字块的使用情况，以便确定那个字块是近期最少使用的字块。特点：LRU替换算法的平均命中率比FIFO要高，并且当分组容量加大时，能提高LRU替换算法的命中率。随机替换法（RAND）7.2.3cache存储器举例（自学）Intel82385cache控制器：与80386微处理器相匹配的主存一cache存储系统是由82385cache控制器来实现地址映像和变换的。可全部映像80386的32位地址提供的4G(千兆)字节的地址空间，使CPU几乎无任何等待地读出数据，命中率可高达99％。82385片内只含有cache控制器，cache数据保存在片外的SRAM中。82385提供了两种地址映像方式：直接映像和两路组相联映像。当采用直接映像方式时，80386的地址总线分配如图7.7所示。17位标记字段，10位组地址字段和3位行选择位A4～A2，但80386一次访存只能取出一个字，A1，A0为字节地址，在这里以字作为最小存储单元，所以A1A0无用。直接映像cache组织如图7.8所示。Intel80386的4GB地址空间被分成217页，页的大小为8K字(每字32位)，正好和cache的容量相同。cache被分成1024组，每组8个字(8X32位)。每个字被称作一“行”，行是主存和cache之间的信息传输单位。在82385cache目录表（