LAYOUT注意事项_原创文档.pdfVIP

1.每天须中午时分回传工作档,如有SWAPDSN,当天须将DSN回传,回传之档案需分开

单个压缩,不能一起压缩.

2.对线走线须尽可能保持美观,换层处VIA水平或者垂直方向须对齐,不可有反向的走线

(见红圈).并须加一GNDVIA.(如图:修改前/后)

3.

4.

5.接口部分USB信号不可从LANCONN中间穿越,LAN信号须直接拉出,顺序不对则直接

拉出打VIA换层.(如图:修改前/后)

6.

7.

8.BOT层SMD零件PIN边缘与DIP零件PIN边缘尽量隔开,120MIL以上较好,80MIL

以上次之,而最少须60mil以上.(如图)

9.

10.对于封装为SOT23_5的零件须留心,注意走线宽度.当需要走粗线时,宽度尽量保持

20mil以上.

11.

12.电源转换处各层所铺铜箔尽可能做到大小一样,不要一层很大,一层很小.

13.30mil和30mil以上的电源线贯孔要用PWRVIA30,电源转换处贯孔用PWRVIA30,

VCORE部分电源转换贯孔用PWRVIA.并且须注意VIA的整齐度.

14.晶震的GND不能与其它GND相连,包括Shape.(如图)

15.

16.CLK与USB间距须在50MIL以上.(如图:蓝色CLK,紫色USB)

17.

18.工厂有规范:一般情况BGA实际大小往外扩大3MM同层不能摆放贴片零件,(封装有多

加一个外框,可见.)除非有特殊规定,否则一律要避免.(如图)

19.

20.一些高频信号(USB,LAN,SATA,VGA等)走线如有经过其他高频信号(如CLK,晶震)

的PIN或VIA(包括相互之间),间距也必须足够.(如图:假设图中为一对LAN信号与两根

CLK信号,则Xmil与Ymil都须达到安全间距.)

21.

22.0402的电阻电容等零件,两PIN连接的SHAPE尽量避免延伸至两PIN中间.(如图:黄色

框ok;蓝色框须避免)

23.

24.普通信号和电源转换处铜箔或电源PAD,space尽量25mil,最小要求20mil.所有电源铜箔

亦须注意此间距问题.(BGA内部电源铜箔space也要适当空大)

25.

26.RGB三条的走线包GND,在走线当中不能有其它的电源或讯号的via打在其中,GND

via允许例外,并且须尽可能从起点包到终点.所包之GND每1000mil的距离内一定要有

VIA下内层.

27.

28.MOS所在位置的所有层,都尽量避免走线.(如图:黄线区域内其他层都要尽量避免走线)

29.

30.凡BGA内部的VIA一律要打在四个PIN的正中心位置,(如图)经确认,确实有难度无法

做到时才可例外.

31.

32.需要等长的每一对线,尽可能将误差缩小不超过1MIL.

33.切割线维持20MIL的宽度,如有困难可适当缩小宽度,最小宽度不低于10MIL,过了该处

即须将线宽恢复到20MIL.

34.+3.3VSB(3V_DUAL)进南桥须50MIL,其他地方须40MIL.接PCI的PINA14须

35MIL.

35.处理过的地方,VCCGNDPIN的下内层要及时处理好.如果有处理则一定要用适当粗

的线处理,不可只用5MIL先稍作处理.

36.绕线不可在BOARDGEOMETRY/CONSTRAINT_AREA中处理,不可在CONN中处理.

37.DDR和CPU的搭界处需要留20~30MIL的距离

38.VCORE部分的MOS铺铜打VIA的时候须注意VIA与PIN之间不要太近.

39.同一个SATA插针的两对信号须走同一层进行处理.

40.RGB一起的还有两条线*HSYNC*，*VSYNC*需要和RGB走同一层而且间距不能太小

41.+12V须