原创力文档- 1、本文档共26页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
课程设计任务书
设计题目1：数码管显示数字钟设计
学生姓名
课程名称EDA技术课程设计专业班级
2017年6月19日—6月23
地点起止时间
日
设
计硬件设计及样品制作
内
容
设
1、具有时、分、秒，计数显示功能，以24小时循环计时；
计
2、具有清零，调节小时、分钟功能；
参
3、具有整点报时功能，整点报时的同时LED花样显示。
数
设
1.2017年6月19日—20日查阅资料，确定设计方案
计
2.2017年6月21日—22日程序设计和硬件调试
进
3.2017年6月23日撰写课程设计报告，答辩
度
设1.设计说明书一份（不少于2000字）；
计2.样品一套。
成
果
参1.周润景等，基于QuartusII的FPGA/CPLD数字系统设计实例，电子工业
考出版社，2010
资2.夏宇闻，Verilog数字系统设计教程（第二版），北京航空航天大学出版
料社，2014
1．本表应在每次实施前由指导教师填写一式2份，审批后所在系（部）和指导教师各留1份。
说
2．多名学生共用一题的，在设计内容、参数、要求等方面应有所区别。3．若填写内容较多
明
可另纸附后。
院（系）分管领导：教研室主任：指导教师：
2017年6月23日
目录
第1章引言.0
第2章电路原理0
第3章程序设计1
顶层模块设计.
时钟分频模块设计.
按键驱动模块设计.
时钟计数模块设计.
整点报时模块.
LED灯花腔显示模块
数码管显示模块设计
第4章调试、测试分析及结果7
调试.
测试分析.
结果.
第5章小结.10
参考文献.11
附录电路图及程序12
第1章引言
EDA是电子设计自动化(ElectronicDesignAutomation)的缩写，在20世纪
60年代中期从运算机辅助设计(CAD)、运算机辅助制造(CAM)、运算机辅助测试(CAT)
和运算机辅助工程(CAE)的概念进展而来的。
文档评论（0）