1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 电子工程/通信技术
  5. 电子设计

基于FPGA的verilog频率计设计.pdfVIP

  • 1
  • 0
  • 约1.6万字
  • 约 19页
  • 2024-10-05 发布于河南
  • 举报

基于FPGA的verilog频率计设计.pdf

    基于FPGA的verilog频率计设计--第1页

    电子科技大学

    （基于FPGA的频率计设计）

    题目：简易频率计的设计

    指导教师：***

    *****

    学号：**********

    专业：光电学院一专业

    基于FPGA的verilog频率计设计--第1页

    基于FPGA的verilog频率计设计--第2页

    摘要

    本文主要介绍了基于FPGA的简易多量程频率计的设计，使用硬件

    描述语言verilog来实现对硬件的控制，在软件ISE上实现编程的编

    译综合，在系统时钟48Mhz下可正常工作。该数字频率计采用测频

    的方法，能准确的测量频率在10Hz到100MHz之间的信号。使用

    Mod

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >