晶圆级扇出型封装工艺详解.pdfVIP

晶圆级扇出型封装工艺详解--第1页

扇出型晶圆级封装技术采取在芯片尺寸以外的区域做I/O接点的

布线设计，提高I/O接点数量。采用RDL工艺让芯片可以使用的布线

区域增加，充分利用到芯片的有效面积，达到降低成本的目的。扇出

型封装技术完成芯片锡球连接后，不需要使用封装载板便可直接焊接

在印刷线路板上，这样可以缩短信号传输距离，提高电学性能。

扇出型晶圆级封装技术的优势在于能够利用高密度布线制造工艺，

形成功率损耗更低、功能性更强的芯片封装结构，让系统级封装

（SysteminaPackage,SiP）和3D芯片封装更愿意采用扇出型晶圆级

封装工艺。

第一代FOWLP技术是由德国英飞凌（Infineon）开发的嵌入式晶

圆级球栅阵列（EmbeddedWaferLevelBallGridArray,eWLB）技术（见

图1），随后出现了台积电（TSMC）的整合式扇出型晶圆级封装

（IntegratedFan-OutPackage,InFO）技术和飞思卡尔（Freescale）的重

分布芯片封装（RedistributedChipPackage,RCP）技术等。由于其成本

相对较低，功能性强大，所以逐步被市场接受，例如苹果公司（Apple）

已经在A12处理器采用扇出型封装进行量产。同时其不仅在无线领域

发展迅速，现在也正渗透进汽车和医疗应用，相信未来我们生活中的

大部分设备都会采用扇出型晶圆级封装工艺。

晶圆级扇出型封装工艺详解--第1页

晶圆级扇出型封装工艺详解--第2页

图1英飞凌eWLB工艺技术示例图

传统的封装技术如倒装封装、引线键合等，其信号互连线的形式

包括引线、通孔、锡球等复杂的互连结构。这些复杂的互连结构会影

响芯片信号传输的性能。在扇出型封装中（见图2），根据重布线的工

序顺序，主要分为先芯片（Chipfirst）和后芯片（Chiplast）两种工艺，

根据芯片的放置方式，主要分为面朝上（Faceup）和面朝下（Facedown）

两种工艺，综合上述四种工艺，封装厂根据操作的便利性，综合出以

下三种组合工艺，分别是面朝上的先芯片处理（Chipfirst-faceup）、

面朝下的先芯片处理（Chipfirst-facedown）和面朝下的后芯片处理

（Chiplast-facedown）。接下来分别对这三种工艺进行阐述。

晶圆级扇出型封装工艺详解--第2页

晶圆级扇出型封装工艺详解--第3页

图2FOWLP工艺互连结构示意图

1、面朝上的先芯片处理。

面朝上是让芯片的线路面朝上，采用RDL工艺的方式构建凸块，

让I/O接触点连接，最后切割单元芯片。（见图3）

图3面朝上的先芯片处理工艺示意图

面朝上的先芯片处理工艺流程如下：

晶圆级扇出型封装工艺详解--第3页

晶圆级扇出型封装工艺详解--第4页

2、面朝下的先芯片处理。

面朝下是让芯片的线路面朝下的工艺。面朝下与面朝上的区别主

要在于芯片带有焊盘一侧的放置方向不同。（见图4）

晶圆级扇出型封装工艺详解--第4页

晶圆级扇出型封装工艺详解--第5页

图4面朝下的先芯片处理工艺示意图

面朝下的先芯片处理工艺流程如下：

晶圆级扇出型封装工艺详解--第5页

晶圆级扇出型封装工艺详解--第6页

3、面朝下的后芯片处理。

后芯片是先在临时胶带表面进行R