组合逻辑电路 (4).pptVIP

1.4选1数据选择器图8-37（a）是4选1数据选择器的逻辑图，图（b）是其框图。图中D0～D3为4个数据输入端，Y为输出端，A1A0为地址输入端，S为选通（使能）输入端，低电平有效。图8-37第63页,共81页，星期六，2024年，5月分析图8-37（a）所示电路，可写出输出信号Y的表达式：当S=0时，Y=0，数据选择器不工作；当S=1时，，此时，根据地址码A1A0的不同，将从D0～D3中选出1个数据输出。如果地址码A1A0依次改变，由00→01→10→11，则输出端将依次输出D0、D1、D2、D3，这样就可以将并行输入的代码变为串行输出的代码了。4选1数据选择器的典型电路是74LS153。74LS153实际上是双4选1数据选择器，其内部有两片功能完全相同的4选1数据选择器，表8-17是它的真值表。是选通输入端，低电平有效。第64页,共81页，星期六，2024年，5月