数字电路与逻辑设计 课件全套 （陈彦辉）1--16 数字化处理基础、逻辑门与逻辑电路描述---片上系统.pptx

片上微控制系统原理与项目设计;课程介绍;;数字电路的应用;数字电路与AI;信息处理系统;信息处理系统;数字处理系统;digital

signal;11;Someinputsinherentlybinary

Button:notpressed(0),pressed(1)

Someinputsinherentlydigital

Justneedencodinginbinary

e.g.,multi-buttoninput:encodered=001,blue=010,...

Someinputsanalog

Needanalog-to-digitalconversion

Asdoneinearlierslide:

?sampleandencodewithbits

;数字处理系统;运算与逻辑;运算与逻辑;布尔逻辑;运算与逻辑;逻辑的电路实现;开关电路;继电器电路;半导体电路;半导体电路;半导体逻辑电路;MOS逻辑电路;MOS逻辑电路;MOS逻辑电路;MOS逻辑电路;数字集成电路;本节小结;作业;逻辑门与逻辑函数;TheCMOSTransistor;TheCMOSTransistor(Cont.);本节课内容;课程讲授思路;逻辑真值表;逻辑真值表;逻辑真值表;逻辑真值表;逻辑真值表;输入;课程讲授思路;基本逻辑门;基本逻辑门;基本逻辑门;基本逻辑门;基本逻辑门;复合逻辑门;复合逻辑门;复合逻辑门;复合逻辑门;课程讲授思路;逻辑函数常用形式;逻辑函数常用形式;逻辑函数常用形式;逻辑函数常用形式;逻辑函数标准形式;逻辑函数标准形式;逻辑函数标准形式;最小项表达式示例;最小项表达式示例;最小项表达式示例;逻辑函数标准形式;逻辑函数标准形式;逻辑真值表;具有无关项的逻辑函数;逻辑函数化简;逻辑函数化简;逻辑函数化简;逻辑函数化简;;;逻辑电路结构与硬件描述;上节复习;课程讲授思路;逻辑电路结构;组合电路;组合电路示例;组合电路示例;组合电路示例;时序电路;时序电路;时序电路;时序电路;时序电路;课程讲授思路;硬件描述语言;硬件描述语言;VerilogHDL;VerilogHDL;VerilogHDL;VerilogHDL;VerilogHDL-运算量;VerilogHDL-运算符;VerilogHDL–行为语句;VerilogHDL–赋值语句;;VerilogHDL-条件语句;VerilogHDL-组合电路;VerilogHDL-组合电路;moduletest(A,B,C,D,F1,F2,F3);

inputA,B,C,D;

outputF1,F2,F3;

assign{F1,F2,F3}=A?3b000:B?3b010:C?3b100:{2b11,~D};

endmodule;VerilogHDL–仿真;VerilogHDL–仿真;VerilogHDL–仿真示例;VerilogHDL–仿真示例;VerilogHDL–仿真示例;作业;本章知识点

*橙色为重点掌握

*绿色为自学;组合逻辑电路;内容回顾;授课内容;组合电路;组合电路的分析;组合电路的分析;组合电路的分析;组合电路设计;组合电路设计;组合电路设计;组合电路设计;组合电路设计;组合电路设计;;;;加/减法器;全加器;半加器;;多位加/减法器;;应用示例;;数据选择/分配器;;本节内容;;;;;应用实例-ALU;;;作业;组合逻辑电路2;授课内容;应用实例;;;;;;数值比较器;多位数值比较器;应用示例;;;编/译码器;功能表;二进制译码器;;应用示例;快件地址码为7位二进制数

A区地址码范围为0x00~0x0F

B区地址码范围为0x10~0x1F

C区地址码范围为0x20~0x2F

D区地址码范围为0x30~0x3F

当快件的地址码处于某区范围内，该区的挡板自动打开引导快件进入该区 ;;;显示译码器;;;组合逻辑电路3;授课内容;竞争与冒险;逻辑冒险的判别;2.K图法;冒险现象的消除;组合逻辑-习题1;组合逻辑-习题2;组合逻辑-习题3;时序逻辑电路1;授课内容;时序电路例子;尝试1-反馈电路;尝试2-基本RS触发器;应用实例;基本RS触发器存在的问题;两个与非门构成的基本RS触发器;;;基础RS触发器的讨论;钟控SR锁存器;钟控D触发器;钟控D触发器的讨论;;边缘D触发器;比特存储模块;;;;触发器的应用;;;;作业;时序逻辑电路2;授课内容;比特存储模块;寄存器;moduleReg4hl(CP,D,