西工大-数字集成电路实验六、加法器的设计.docxVIP

数字集成电路

实验报告

西北工业大学2014年5月28日星期三

实验六、加法器的设计

一、使用与非门(NAND)、或非门(NOR)、非门〔INV〕等布尔逻辑器件实现下面的设计。

1、仿照下列图的全加器，实现一个N位的减法器。要求仿照图1画出N位减法器的结构。

图1四位逐位进位加法器的结构

答：真值表：

(低位来的借位信号)

〔向高位的借位信号〕

〔求和〕

0

0

0

0

0

0

0

1

1

1

0

1

0

1

1

0

1

1

1

0

1

0

0

0

1

1

0

1

0

0

1

1

0

0

0

1

1

1

1

1

由于相同输入端数目相同时，与非门(NAND)比或非门(NOR)逻辑成效要低，故在此处仅用与非门(NAND)和反相器〔INV〕实现，逻辑表达式及化简如下：

又，那么有

又

〔其实由于s和C0都只有四个最小项，正好一半，故输入反向，输出也反向。〕

结构示意图如下：

2、根据自己构造的N位减法器，写出减法器最差情况下的延迟Tsub〔用Tcarry，Tsum来表示〕。并进一步尝试用布尔器件的延迟Tnand、Tnor、Tinv来表示Tsub。

答：类似加法器分析可知：减法器最差情况下的延迟发生在最低有效位产生的借位一直全程传播到最高有效位时，这一借位最终在最后一级被吸收以产生差，所以：

用布尔器件的延迟来表示：〔此处计算时包括输入信号产生反相信号时的延迟〕

;

故该进位链在最差的情况下总的传播延时：

二、利用课本416页介绍的镜像加法器，实现16位的串行进位链路加法器。假设标准反相器〔Wpmos=2，Wnmos=1〕的本征延迟为Tp0=20ps，Tsum=120ps。〔认为，并且所有的逻辑类型具有与反相器相同的本征延迟〕

1、实现一个16位进位加法器，要求不进行进位链路中反相器的优化设置〔其它延迟优化是要考虑的〕，要求加法器在输入最差情况下的延迟小于3ns，试确定全加器中各管子尺寸。

答:因为进位电路尺寸对称，那么其每一个输入的逻辑努力为2，这意味着优化尺寸以到达最小延时的最优扇出数应当为〔4/2〕=2。又进位输出驱动两个内部的栅电容和6个所连下一级加法器单元的栅电容。故把进位级的尺寸增大到大约为求和级的3倍，这仍保持优化扇出为2，所得到的晶体管尺寸标在下列图中：

最差情况下的延迟发生在最低有效位产生的借位一直全程传播到最高有效位时，这一借位最终在最后一级被吸收以产生差，

认为，并且所有的逻辑类型具有与反相器相同的本征延迟，所以每一级中中的延迟：

所以该进位链在最差的情况下总的传播延时：

2、实现一个16位进位加法器，要求优化进位链路中反相器设置，以到达最优的进位链路延迟，要求加法器在输入最差情况下的延迟小于3ns，试确定全加器中各管子尺寸。

答：不进行进位链路中反相器的优化设置，但考虑其它延迟优化时。保持优化扇出为2，所得到的晶体管尺寸标在下列图中：

反相器的逻辑努力为1，扇出应该为4，以实现最优锥形系数要求的门努力。

认为，并且所有的逻辑类型具有与反相器相同的本征延迟，

所以每一级中的延迟：

所以每一级中的延迟：

那么的传播延迟：

所以该进位链在最差的情况下总的传播延时：