集成电路制造工艺流程.pdf

集成电路制造工艺流程1/43

集成电路制造工艺流程

1.晶圆制造(晶体生长-切片-边缘研磨-抛光-包裹-运输)

晶体生长(CrystalGrowth)

晶体生长需要高精度的自动化拉晶系统。

将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高

达0.99999999999。

采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一

同放入位于高温炉中融解。

多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。

然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅

棒。

此过程称为“长晶”。

硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。

硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。

切片(Slicing)/边缘研磨(EdgeGrinding)/抛光(SurfacePolishing)

切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。

然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，

去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。

包裹(Wrapping)/运输(Shipping)

晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。

晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。

2.沉积

外延沉积EpitaxialDeposition

在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。

现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。

外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。

过去一般是双极工艺需要使用外延层，CMOS技术不使用。

由于外延层可能会使有少量缺陷的晶圆能够被使用，所以今后可能会在300mm晶圆上更多

集成电路制造工艺流程2/43

采用。

9.晶圆检查WaferInspection(Particles)

在晶圆制造过程中很多步骤需要进行晶圆的污染微粒检查。

如裸晶圆检查、设备监控（利用工艺设备控制沉积到晶圆上的微粒尺寸），以及在CMP、

CVD及离子注入之后的检查，通常这样的检查是在晶圆应用之前，或在一个涂光刻胶的层

曝光之前，称之为无图形检查。

2.沉积

化学气相沉积ChemicalVaporDeposition

化学气相沉积(CVD)是在晶圆表面通过分解气体分子沉积混合物的技术。

CVD会产生很多非等离子热中间物，一个共性的方面是这些中间物或先驱物都是气体。

有很多种CVD技术，如热CVD、等离子CVD、非等离子CVD、大气CVD、LPCVD、HDPCVD、

LDPCVD、PECVD等，应用于半导体制造的不同方面。

3.光刻(Photolithography)

光刻是在晶圆上印制芯片电路图形的工艺，是集成电路制造的最关键步骤，在整个芯片的

制造过程中约占据了整体制造成本的35%。

光刻也是决定了集成电路按照摩尔定律发展的一个重要原因，如果没有光刻技术的进步，

集成电路就不可能从微米进入深亚微米再进入纳米时代。

光刻工艺将掩膜图形转移到晶片表面的光刻胶上，首先光刻胶处理设备把光刻胶旋涂到晶

圆表面，再经过分步重复曝光和显影处理之后，在晶圆上形成需要的图形。

通常以一个制程所需要经过掩膜数量来表示这个制程的难易。

根据曝光方式不同，光刻可分为接触式、接近式和投影式；

根据光刻面数的不同，有单面对准光刻和双面对准光刻；

根据光刻胶类型不同，有薄胶光刻和厚胶光刻。

一般的光刻流程包括前处理、匀胶、前烘、对准曝光、显影、后烘，

可以根据实际情况调整流程中的操作。

4.刻蚀(Etching)

在集成电路制造过程中，经过掩模套准、曝光和显影，在抗蚀剂膜上复印出所需的图形，

或者用电子束直接描绘在抗蚀剂膜上产生图形，

集成电路制造工艺流程3/43

然后把此图形精确地转移到抗蚀剂下面的介质薄膜（如氧化硅、氮化硅、多晶硅）或金属

薄膜上去，制造出所需的薄层图案。

刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽

的那一部分薄膜层除去，从而在薄膜上得到和抗蚀剂膜上完全一