城市轨道交通电工电子技术课件：认知触发器与时序逻辑电路.pptx

认知触发器与时序逻辑电路;基本RS

触发器;基本RS触发器;当端加负脉冲时，不论触发器的初始状态是1态，还是0态，均有;即将触发器保持原状态不变。;由以上分析可知：基本RS触发器有两个状态，他可以直接置位或复位，并具有存储和记忆功。基本RS触发器的逻辑状态表如下：;可控RS

触发器;可控RS触发器;当时钟脉冲CP来到之前，即当CP=0时，不论R和S端的电平如何变化，GC门和GD门的输出均为1，基本触发器保持原状态不变。;;;JK触发器;JK触发器;非门的作用是使两个触发器的时钟脉冲信号反相。;当时钟脉冲来到后(CP=1),Q端由0?1，使从触发器的S=1，R=0，当CP从1下跳为0时，非门输出为1，从触发器也翻转为1态。;(3)J=1,K=0;D触发器;、D触发器;;寄存器;寄存器;;用构成的4位数码寄存器，原理图如下：;移位寄存器不仅有存放数码的功能，而且有移位功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。;FF0接成D触发器，数码由D端输入。设寄存的二进制为1011，按移位脉冲（即时钟脉冲）从高位到低位依次串行送到D端；;二进制计数器;二进制计数器;0

1

2

3

4

5

6

7

8;CP;总结;一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性：;根据逻辑功能不同，时钟触发器可分为;[练习]在图中所示的CC4013边沿D触发器中，CP、D、SD、RD的波形见图，试画出Q、Q的波形。