原创力文档- 1、本文档共3页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
“数字电子技术基础”复习题（时序电路部分）
一、触发器
1．构造一个模6计数器需要个状态，个触发器。
2．D触发器的特征方程为，JK触发器的特征方程为_____________。
3．时序逻辑电路中一定是含（）。
A.触发器B.组合逻辑电路C.移位寄存器D.译码器
4．若将D触发器的D端连在Q端上，经100个脉冲后，它的次态Q（t+100）=0，则现态
Q（t）应为（）。
A.0B.1C.与原状态无关
5．要使JK触发器的输出Q从1变成0，它的输入信号JK应为（）。
A.00B.01C.10D.无法确定
6．欲使D触发器实现同步置0，必须要使输入端D=（），且时钟脉冲CP（）沿
后有效。
7.构成一个1位十进制同步加法计数器至少需要（）个JK触发器，一个1位5进
制同步加法计数器至少需要（）个JK触发器。
8．图示电路中，当CP有效沿到来后，次态应为（）。
Qn1
A．1B．0C．QnD．Qn
9.图示电路，按照逻辑功能，它应是（）触发器。
A．RSB．TC．DD．T
10．电路及CP和K的波形如图。
（1）写出电路次态输出Qn1的逻辑表达式；
（2）对应画出Q、Q的波形。
11.已知CMOSJK触发器各输入端的电压波
形如下右图所示,试画出Q和Q的波形。设
触发器初始状态Qn为0。
12．试分析如图所示逻辑电路，计算出状态表。若X端输入的串行码序列｛5D36｝H（H
代表十六进制），问Y端输出的序列｛｝H
13．采用进位输出置最小数法，将集成计数器74LS161构成9进制计数器，画出接线图(见
下左图)。
○○○○
CTTQQQQ
0123
CTPC0
74LS161
C1
CRLDDDDD
O123
14．
15.分析如图所示计数器电路，说明为几进制计数器。
16．图示D/A转换器。已知R=10K
Ω,V=10V；当某位数为0，开关接地，D0D1D2D3R
ref
为1时，开关接运放反相端。试求（1）
-
V的输出范围；(2)当DDDD=0110v
03210+O
时，V=？
0
文档评论（0）