组合逻辑电路单元测试题 .pdfVIP

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

组合逻辑电路单元测试题

一、选择填空(20分)

1.若在编码器中有50个编码对象,则要求输出二进制代码位数为()位。

A.5B.6C.10D.50

2.一个16选1的数据选择器,其地址(选择控制)输入端有()个。

A.1B.2C.4D.16

3.一个4选1的数据选择器,其输入端有()个。

A.1B.2C.4D.8

4.八路数据分配器,其地址输入端有()个。

A.1B.2C.3D.4

5.一个译码器若有100个译码输出端,则译码输入端有()个。

A.5B.6C.7D.8

6.用4选1数据选择器实现函数YAAAA,应使()。

1010

A.D=D=0,D=D=1B.D=D=1,D=D=0

02130213

C.D=D=0,D=D=1D.D=D=0,D=D=0

01230123

7.74LS138是3线-8线译码器,译码为输出低电平有效,若输入为AAA=110时,输

210

出YYYYYYYY分别应为。

76543210-

8.用3线-8线译码器74LS138实现原码输出的8路数据分配器,应S=,,。

SS

123

9.以下电路中,加以适当辅助门电路,()适于实现单输出组合逻辑电路。

A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器

10.组合逻辑电路消除竞争冒险的方法有()。

A.修改逻辑设计B.在输出端接入滤波电容

C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰

11.在二-十进制译码器中,伪码应做约束项处理()。

A.对B.错

12.编码器在任何时刻只能对一个输入信号进行编码()。

A.对B.错

13.优先编码器的输入信号是相互排斥的,不容许多个编码信号同时有效()。

A.对B.错

14.二进制译码器相当于是一个最小项发生器,便于实现组合逻辑电路()。

A.对B.错

15.数据选

文档评论(0)

130****4895 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档