用于具有多个半导体器件层的半导体结构的系统和方法 .pdfVIP

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(10)申请公布号CN111106133A

(43)申请公布日2020.05.05

(21)申请号CN201911377215.4

(22)申请日2014.07.31

(71)申请人台湾积体电路制造股份有限公司

地址中国台湾新竹

(72)发明人林以唐蔡俊雄万幸仁

(74)专利代理机构北京德恒律治知识产权代理有限公司

代理人章社杲

(51)Int.CI

权利要求说明书说明书幅图

(54)发明名称

用于具有多个半导体器件层的半导

体结构的系统和方法

(57)摘要

本发明提供了一种具有多个半导体

器件层的半导体结构。该半导体结构包括

第一掩埋氧化物和制造在第一掩埋氧化物

之上的第一半导体器件层。第一半导体器

件层包括图案化的顶面。包括绝缘体材料

的毯式层制造在图案化的表面上方。该半

导体结构还包括接合至毯式层的第二掩埋

氧化物和制造在第二掩埋氧化物之上的第

二半导体器件层。本发明还涉及用于具有

多个半导体器件层的半导体结构的系统和

方法。

法律状态

法律状态公告日法律状态信息法律状态

2023-06-02授权发明专利权授予

权利要求说明书

1.一种具有多个半导体器件层的半导体结构,所述半导体结构包括:

第一掩埋氧化物;

第一半导体器件层,制造在所述第一掩埋氧化物之上,且包括图案化的顶部表面,其中,

所述第一半导体器件层包括:

第一鳍;

栅极电介质,沿着所述第一鳍的侧壁和顶面延伸;

栅电极,位于所述栅极电介质上方,其中,所述栅电极的顶面位于所述第一鳍的顶面之

上;以及

间隔件,沿着所述栅电极的侧壁,其中,所述第一半导体器件的顶面包括所述栅电极的

顶面和所述间隔件的顶面,并且其中,所述栅电极的顶面和所述间隔件的顶面远离所

述第一掩埋氧化物;

毯式层,包括制造在所述图案化的顶部表面上方的绝缘体材料,其中,所述毯式层的最

底表面位于所述第一鳍的顶面之下,并且其中,所述毯式层与所述第一鳍的所述侧壁

和所述顶面间隔开;

第二掩埋氧化物,接合至所述毯式层;以及

第二半导体器件层,制造在所述第二掩埋氧化物之上。

2.根据权利要求1所述的半导体结构,其中,所述第一半导体器件层包括第一类型的

沟道材料,并且所述第二半导体器件层包括第二类型的沟道材料。

3.根据权利要求2所述的半导体结构,其中,所述第一类型的沟道材料不同于所述第

二类型的沟道材料。

4.根据权利要求1所述的半导体结构,其中,一种类型的器件仅制造在所述第一半导

体器件层和所述第二半导体器件层的一个上,并且另一种类型的器件仅制造在所述

第一半导体器件层和所述第二半导体器件层的另一个上。

5.根据权利要求4所述的半导体结构,其中,一种类型的器件包括PMOS器件,并且另

一种类型的器件包括NMOS器件。

6.根据权利要求1所述的半导体结构,其中,所述第一掩埋氧化物和所述第一半导体

器件层均由绝缘体上半导体(“SOI”)衬底产生。

7.根据权利要求6所述的半导体结构,其中,所述第二掩埋氧化物和所述第二半导体

器件层均由绝缘体上半导体(“SOI”)衬底产生。

8.一种制造多个半导体器件层结构的方法,所述方法包括:

提供第一晶圆,所述第一晶圆包括接合至第一掩埋氧化物层的第一沟道材料;

由所述第一沟道材料制造第一半导体器件层中的第一鳍,所述第一半导体器件层包

括图案化的顶部表面,其中,所述第一半导体器件层包括:

所述第一鳍;

栅极电介质,沿着所述第一鳍的侧壁和顶面延伸;

栅电极,位于所述栅极电介质上方,其中,所述栅电极的顶面位于所述第一鳍的顶面之

上;以及

间隔件,沿着所述栅电极的侧壁,其中,所述第一半导体器件的顶面包括所述栅电极的

顶面和所述间隔件的顶面,并且其中,所述栅电极的顶面和所