2022年广州航海学院软件工程专业《计算机组成原理》科目期末试卷B(有.pdfVIP

2022年广州航海学院软件工程专业《计算机组成原理》科目期末试卷

B（有答案）

一、选择题

1、某计算机的存储系统由Cache一主存系统构成，Cache的存取周期为10ms，主存的

存取周期为50ms。在CPU执行一段程序时，Cache完成存取的次数为4800次，主存

完成的存取次数为200次，该Cache一主存系统的效率是（）。

【注：计算机存取时，同时访问Cache和主存，Cache访问命中，则主存访问失效；

Cache访问未命中，则等待主存访问】

A.0.833B.0.856C.0.958D.0.862

2、若数据在存储器中采用以低字节地址为字地址的存放方式（小端存储），则十六进制

数按自己地址由小到大依次存为（）。

ABCD

3、下列描述中，正确的是（）。

A.控制器能理解、解释并执行所有指令以及存储结果

B.所有数据运算都在CPU的控制器中完成

C.ALU可存放运算结果

D.输入、输出装置以及外界的辅助存储器称为外部设备

4、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。该机的

MIPS数是（）。

A.100B.200C.400D.600

5、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的

70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。

A.8.4sB.11.7sC.14sD.16.8s

6、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总

线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟

周期个数。若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线

时钟周期，则总线数据传输速率Q为（）。

A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s

7、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式

传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，

方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传

输8个字。请问若全部访问都为读操作，该存储器的数据传输速率为（）。

A.114.3MB/sB.126.0MB/sC.133.3MB/sD.144.3MB/s

8、某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段

之间的缓存时间）分别为90ns，80ns、70ns和60ns，则该计算机的CPU时钟周期至

少是）（）。

A.90nsB.80nsC.70nsD.60ns

9、在计算机体系结构中，CPU内部包括程序计数器（PC）、存储器数据寄存器

（MDR）、指令寄存器（IR）和存储器地址寄存器（MAR）等。若CPU要执行的指令为

MOVRO，#100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是

（）。

A.100ROB.100→MDRC.PC→MARD.PC→IR

10、下列选项中，能引起外部中断的事件是（）。

A.键盘输入除数为B.0浮点运算下溢C.访存缺贞D.

11、某计算机系统中，假定硬盘以中断方式与处理器进行数据输入/输出，以16位为传

输单位，传输率为50KB/s，每次传输的开销（包括中断）为100个CPU时钟，处理器

的主频为50MHz，请问硬盘数据传送时占处理器时间的比例是（）。

A.10%B.56.8%C.5%