原创力文档- 1、本文档共37页，其中可免费阅读12页，需付费100金币后方可阅读剩余内容。
- 2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
- 3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
第8章使用ModelSim进行设计仿真
ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL或Verilog程
序进行仿真，支持IEEE常见的各种硬件描述语言标准。可以进行两种语言的混合仿真，但
推荐大家只对一种语言仿真。ModelSim常见的版本分为ModelSimXE和ModelSimSE两种，
ModelSim版本更新很快，目前最新版本为5.8版本，该版本支持VHDL的2002标准以及
Verilog的2001标准，此外，在该版本的Linux、HP和SUN工作站等平台支持VHDL、Verilog
和Sy
文档评论（0）