原创力文档- 1、本文档共38页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
模拟?
OR
数字?
数字IC设计流程
数字IC设计流程
制定芯片的具体指标
用系统建模语言对各个模块描述
RTL设计、RTL仿真、硬件原验证
、电路综合
版图设计、物理验证、后仿真等
具体指标
•制作工艺
•速度•功能描述
•裸片面积
•功耗•接口定义
•封装
前端设计与后端设计
数字前端设计（front-end）
以生成可以布局布线的
表(Netlist)为终点。
数字后端设计（back-end
）
以生成可以可以送交foundry
进行流片的GDS2文件为终点
。
术语：
tape-out—提交最终GDS2文
件做加工；
Foundry—芯片代工厂，如
数字IC设计流程
算法模型
c/matlabcode
RTLHDL
vhdl/verilog
综工具根据基本单元库的功能-时序模型，将行
为级代码翻译成具体的电路实现结构
NETLIST
verilog
Standcell
布局布线工具根据基本单元库的时序-几何模型，
library将电路单元布局布线成为实际电路版图
LAYOUT
GDSII
对功能，时序，制造参数进行检查
TAPE-OUT
前端设计(RTLtoNetlist)
RTLCode
风格代码检查代码修改
功能仿真•RTL（RegisterTransferLevel）设计
利用硬件描述语言，如verilog，对电
路以寄存器之间的传输为基础进行描述
逻辑综约束修改•综合：
将RTL级设计中所得的程序代码翻译成
N
成功？实际电路的各种元器件以及他们之间的
连接关系，可以用一张表来表示，称为
综后仿真门级表（Netlist）。
•STA（StaticTim
文档评论（0）