《 FPGA应用技术及实践 》 综合测试题4.docxVIP

综合试题四

一、填空题(本大题共10小题，每空1分，共20分

1．一般把EDA技术的发展分为CAD、CAE和ESDA三个阶段。

2．EDA设计流程包括设计输入、综合、适配和变成下载四个步骤。

3．EDA设计输入主要包括图形输入、和硬件描述语言文本输入。

4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为后仿真

5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。

6．图形文件设计结束后一定要通过.编译，检查设计文件是否正确。

7．以EDA方式设计实现的电路设计文件，最终可以编程下载到CPLD和FPGA芯片中，完成硬件设计和验证。

8．MAX+PLUS的文本文件类型是（后缀名）.VHD。

9．在PC上利用VHDL进行项目设计，不允许在安装目录下进行，必须在根目录为设计建立一个工程目录（即文件夹）。

10．VHDL源程序的文件名应与实体名相同，否则无法通过编译。二、选择题：(本大题共5小题，每小题3分，共15分)。

11．在EDA工具中，能完成在目标系统器件上布局布线软件称为（C）

A.仿真器B.综合器C.适配器D.下载器

12．在执行MAX+PLUSⅡ的（D）命令，可以精确分析设计电路输入与输出波形间的延时量。

A.CreatedefaultsymbolB.SimulatorC.CompilerD.Timing

Analyzer

13．VHDL常用的库是（C）

A.IEEEB.STDC.WORKD.PACKAGE

14．下面既是并行语句又是串行语句的是（C）

A.变量赋值B.信号赋值C.PROCESS语句D.WHEN…ELSE语句

15．在VHDL中，用语句（D）表示clock的下降沿。

A.clock’EVENTB.clock’EVENTANDclock=’1’C.clock=’0’

D.clock’EVENTANDclock=’0’

三、简答题（23分）

1．什么是IP复用技术？IP核对EDA技术的应用和发展有什么意义？（5分）

IP核作为电路中预先设计好的电路功能模块，方便工程师在设计中进行直接调用，使EDA设计更为简便快捷，为大规模层次化设计创造了条件。

2．FPGA/CPLD在ASIC设计中有什么用处？（4分）

FPGA\CPLD是实现ASIC设计的主流器件，他们的特点是直接面向用户，具有极大的灵活性和通用性，使用方便，开发效率高，这类器件通常称为可编程专用ASIC.

3．FPGA器件中的存储器块有何作用？（4分）

存储器块可以通过多种连线与可编程资源进行连接，大大增强了FPGA性能，扩大了FPGA的应用范围。

4．CPLD和FPGA在结构上有什么明显的区别，各有什么特点？（6分）CPLD属于乘积项结构器件，掉电后可保持芯片中编程信息；

FPGA是查找表结构器件，编程速度较快，需要配置器件来存储编程信息

5.画出与下例实体描述对应的原理图符号元件？（4分）ENTITYbuf3xIS

PORT(input:INSTD_LOGIC;enable:INSTD_LOGIC;

output:OUTSTD_LOGIC);ENDbuf3x;

ENTITYmux21IS

PORT(in0,in1,sel:INSTD_LOGIC;

output:OUTSTD_LOGIC);

四、程序题

1.请用VHDL描述四位的全加法器。(8分)

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYonebitadderISPORT(x,y,cin:INBIT;

sum,count:OUTBIT);ENDonebitadder;

ARCHITECTUREdataflowOFonebitadderISBEGIN

sum=xXORyXORcin;

count=(xANDy)OR(xANDcin)OR(yANDcin);ENDdataflow;

元件例化语句完成4位全加器：LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;ENTITYf