《数字电子技术基础》第6章 时序逻辑电路-教学课件（非AI生成）.ppt

**6.3.2计数器图6.3.41例6.3.4电路的整体同步置数方式计数0~28，构成29进制计数器。*CPCP为秒脉冲(周期为1秒)24进制计数器60进制计数器60进制计数器a~g7744874487448744874487448QD~QA秒显示00~59秒分显示00~59分小时显示00~23小时显示译码器数码管计数器应用举例－－电子表电路6.3.2计数器*6.3.2计数器四、移位寄存器型计数器1、N位环形计数器4位环形计数器动启自能不特征：每个有效状态中只有一个“1”。（优点：电路简单，各触发器的1表示电路的一个状态，无需加译码电路）N位环形计数器可以实现N进制计数器。（状态利用率低）*Q0Q1Q2Q31111011000110111000010010101101110101100110111101000001000010100能够自启动6.3.2计数器*6.3.2计数器图6.3.46移位寄存器型计数器的一般结构形式*2、N位扭环形计数器N位扭环形计数器可以实现2N进制计数器。状态方程：4位扭环形计数器00001000000100111100111001111111Q0Q1Q2Q301001010100100101101011001011011不能自启动有效循环无效循环6.3.2计数器*Q0Q1Q2Q30000100000010011110011100111111110100100110101011001001010110110能够自启动6.3.2计数器*6.3.3顺序脉冲发生器在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成。作为时间基准的计数脉冲由计数器的时钟输入端送入，译码器将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为“1”，或者轮流为“0”。环形计数器的输出就是顺序脉冲，故可不加译码电路即可直接作为顺序脉冲发生器。组成框图：(见黑板……)*6.3.3顺序脉冲发生器1、用环型计数器作顺序脉冲发生器（图5.3.52）（a）电路图（b）电压波形图*6.3.3顺序脉冲发生器2、用计数器和译码器构成的顺序脉冲发生器（图6.3.52）（a）电路图（b）电压波形图*6.3.3顺序脉冲发生器图6.3.53用中规模集成电路构成的顺序脉冲发生器（a）电路图（b）电压波形图*6.3.4序列信号发生器在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，这种信号就叫序列信号。能够产生序列信号（在时钟脉冲作用下产生的一组特定的串行数字信号）的电路称为序列信号发生器。图6.3.55用计数器和数据选择器组成的序列信号发生器*同步时序电路设计过程（用触发器和门电路设计）6.4时序逻辑电路的设计方法设计要求原始状态图(状态表)最简状态图(状态表)状态编码输出方程驱动方程逻辑电路图状态简化状态分配触发器选型自启动检查逻辑抽象6.4.1同步时序逻辑电路的设计方法状态方程状态、输出卡诺图*6.4.1同步时序逻辑电路的设计方法一、同步计数器的设计例：设计一个六进制计数器1、分析①输入、输出及电路状态的个数；②定义输入、输出逻辑状态，并将电路状态编号；③列出电路状态转换图。2、确定触发器数目，对各个状态进行编码（状态分配）；3、画出状态卡诺图，选定触发器类型，写出状态方程、驱动方程和输出方程；4、根据驱动方程、输出方程画出电路图；*5、检查设计的电路能否自启动。*解:(1)分析，建立原始状态表（或状态图）6.4.1同步时序逻辑电路的设计①分析题意，确定输入、输出变量。②设置状态。首先确定有多少种信息需要记忆，然后对每一种需要记忆的信息设置一个状态并用字母表示。③确定状态之间的转换关系，画出原始状态表（图）。例：设计一个串行数据检测电路，当连续输入3个或3个以上“1”时，电路输出为“1”，其它情况下输出为“0”。分析题意，规定如下：设输入数据为输入变量X；检测结果为输出变量Z；