基于与非门的CMOS加法器设计.pdfVIP

集成电路设计方向综合课程设计

课设题目：加法器电路设计

课设仪器：PC机、linux环境、Candence软件

学院：

专业：

班级/学号：

姓名：

指导老师：

1

目录

一：课设内容

二：课设目的

三：加法器背景介绍

四：半加器介绍

1：半加器概念

2：半加器真值表逻辑表达式

五：半加器设计

六：设计内容

1：与非门结构

2：与非门分析

3：半加器电路图的绘制.

4：半加器版图的设计

5：版图设计规则

4：课设中出现的问题及分析

七：课设心得

2

一：课设内容

1、查找文献，涉及一个加法器电路；

2、基于Cadence的Virtuso平台画出电路图；

3、采用Spectre对加法器进行仿真，主要仿真内容：加法器功能、负载电容、

功耗；

4、基于Virtuso平台画出加法器电路的版图，包括MOS晶体管的版图；

5、提交课设报告；

6完成答辩。

二：课设目的

1：掌握集成电路设计技术和手段

2：巩固数字集成电路所学知识

3：提高搜集和综合信息能力，并能利用这些信息来实现自己所要实现的功

能

4：加深对Cadence软件使用的认识，并利用Cadence的Virtuso平台画出电

路图

5：掌握初步绘制版图的能力，并熟悉版图的设计规则

三：加法器背景介绍

人类社会的发展已经进入了信息时代，各种信息技术构成了信息时代的基

础。目前，与信息相关的计算机、微电子及通讯技术己经成为推动社会进步和国

家发展的关键技术，而微电子技术又是信息技术的基础，因此集成电路产业己经

成为整个电子信息产业的命脉。而集成电路作为现代信息产业和信息社会的基

础，是改造和提升传统产业的核心技术。随着全球信息化、网络化和知识经济浪

潮的到来，集成电路产业的地位越来越重要，它已成为事关国民经济、国防建设、

人民生活和信息安全的基础性、战略性产业。

3

加法器作为各类集成电路模块的核心部件，其重要性不可忽略。加法运算是

最重要最基本的运算，所有的其他基本算术运算，如减法、乘法、除法运算等最

终都能归结为加法运算[1]。在算术逻辑单元（ALU）完成的操作中，逻辑操作是

按位进行，各位之间彼此无关，不存在进位问题，这使得逻辑运算速度很快，且

是一个常数，不需进行过多的优化工作。但对于算术操作来说，因为存在进位问

题，使得某一位计算结果的得出和所有低于它的位相关。因此，为了减少进位传

输所耗的时间，提高计算速度，人们设计了多种类型的加法器。

四：半加器介绍

1：半加器概念

半加器（HalfAdder，简称HA）电路是指对两个输入数据位进行加法，输出

一个结果位和进位，不产生进位输入的加法器电路。

半加器是实现两个一位二进制码相加的电路，因此只能用于两个二进制码最

低位的相加。因为高位二进制码相加时，有可能出现低位的进位，因此两个加数

相加时还要计算低位的进位，需要比半加器多进行一次相加运算。能计算低位进

位的两个一位二进制码的相加电路，即为全加器。

本次课程设计加法器的实现采用的是半加器。

2：半加器真值表逻辑表达式

X

Y

半加器的逻辑符号

半加法器真值表

4

000