《电工电子实验与EDA实践入门》课件第3章.ppt

同步级联是将外部计数脉冲CP同时接到两片74LS161的时钟触发端，利用低位计数器的RCO控制高位计数器的使能端EPET，如图3-51(b)所示。2片74LS161级联后，计数器的模达到16×16=256。图3-5174LS161的异步级联(a)和同步级联(b)六、实验思考/设计题

（1）如何将两片74LS90/74LS290连接成8421码一百进制计数器？

（2）若把图3-41中74LS90作一个十分频器，其输出是哪一位？占空比是多少？

（3）用74LS90设计一个占空比为50%的十分频器，怎样连接电路，输出是哪一位？

（4）如何用74LS248消隐整数前导的无效0，例如，“0036”前面2个“0”？七、实验报告要求

（1）完成一位十进制计数、译码、显示电路中各集成芯片之间的实位连接图3-42。

（2）画出十进制计数器Q0、Q1、Q2、Q3四位输出的波形图，标出周期，并在各波形上标出每个周期的二进制状态（见图3-43）。图3-42计数、译码显示实位连线图图3-4374LS90十进制计数器输出波形图实验二十二显示译码电路的设计

一、实验目的

(1)了解门电路的三种输出结构及其特点。

(2)掌握显示译码电路设计的原理。

(3)掌握LED数码管的使用。二、实验原理

在逻辑上，可以把它当成是一个多输入、多输出的码制转换电路。原则上，我们自己也能设计这样的译码器。按照二进制数的编码原则，对应四位二进制码输入，输出最多可以有十六种不同的组合，可以显示a~g七段的16种不同的组合，即16个不同的“字符”。为使问题简化，我们考虑两位二进制码，它有4种编码，可以用来显示四个不同的字符。粗看起来，设计者似乎只要考虑七段显示译码器的输入输出间的逻辑关系就可以了。可是如果需要点亮的共阴极数码管较大，每段的驱动电流需要数十毫安以上才能有足够的亮度，或者其每段由若干LED发光二极管串联，例如10只LED串联，其导通时的正向压降可达十几伏，而TTL的电源电压只有5V，怎么办呢？1.推拉式输出

图3-44（a）是TTL与非门电路。VT1是多发射极晶体管，各发射极所接输入信号在此是相“与”关系。VT3和VT4是输出级的开关管，正常工作时总是一个饱和导通，另一个截止，故称推拉式输出。门电路在VT3饱和导通、VT4截止时输出高电平；VT4饱和导通、VT3截止时输

出低电平。用单管共发射极电路（见图3-44(b)）也可以实现高、低两种电平输出：晶体管VT截止时输出高电平，VT饱和时输出低电平。但是采用推拉式输出电路的输出端不可以直接相连。这是因为，如果两个门P、Q，门P的输出YP为“1”，门Q的输出YQ为“0”的话，一旦将它们的输出端相连，那么从VCC经过门P的R4（130Ω）、VT3管（饱和）二极管VD1（导通）到门Q的VT4（饱和）形成低阻通路，形成的较大电流I不但使得门Q的输出电平抬高(当然同时门P的输出电平被拉低)，还可能会损坏输出晶体管。图3-44TTL门电路的输出级结构(a)TTL与非门电路；(b)单管共发射极电路；(c)输出端并接时的情况2.三态输出

图3-45（a）是“三态输出”的与非门电路。同图3-44（a）的电路比较，多了一个控制端E。控制端又称为使能端。E=1时，二极管VD因承受反向电压截止，三态与非门实现普通与非门一样的功能，输出Y=AB；E=0时，二极管VD因承受正向电压导通，晶体管VT2的集电极电位被拉到1V左右，VT3截止；另一方面，晶体管VT1的基极电位也被拉到1V左右，不能使VT2、VT4导通；所以VT3、VT4都截止，此时的输出Y的状态与输入无关，称为高阻态，用字母Z表示，输出Y=Z。图3-45三态输出与非门电路、符号和三态缓冲器与总线的连接三态与非门的符号参见图3-45的（b）、（c）。方框中的倒三角形符号表示是三态输出。图（b）的使能端EN处无小圆圈，为高电平有效，表示E=1时逻辑电路正常工作，E=0时输出高阻。由于电路结构的不同，也有一些三态输出芯片是控制端低电平有效，即E=0时逻辑电路正常工作，E=1时输出高阻。符号的使能端EN处有一个小圆圈，见图3-45的（c）。三态输出并不仅限于与非门，还有三态缓冲器（输出的逻辑状态与输入相同）、三态反相器、三态锁存器等等。不但有三态