- 1、本文档共66页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
数字电子技术基础_青岛大学中国大学mooc课后章节答案期末考试题
库2023年
1.555定时器可以搭成任意频率的多谐振荡电路。
答案:
错误
2.D/A转换器的位数越多,能够分辨的最小输出电压变化量就越小。
答案:
正确
3.D/A转换器是将模拟量转换成数字量。
答案:
错误
4.在verilogHDL语言中,关键字全是小写。
答案:
正确
5.保险库有一把锁,A、B两位经理各有一把钥匙,必须两位经理同时在才能
打开锁,用F表示代开保险库锁的状态,则F=(A+B)。
答案:
错误
6.TTL与非门多余的输入端应接高电平。
答案:
正确
7.驱动共阳极七段数码管的译码器的输出电平为高电平有效。
答案:
错误
8.消除竞争冒险现象的方法有多种,其中最易操作的是修改电路的逻辑表达式。
答案:
错误
9.逻辑函数通常有真值表、逻辑表达式、逻辑电路图、卡诺图等描述形式,这
些形式之间不能相互转换。
答案:
错误
10.D/A转换器产生转换误差的原因有()。
答案:
运算放大器的零点漂移_电阻网络中电阻阻值的偏差_参考电压的波动_模拟
开关导通内阻和导通压降的差异
11.函数F=AB+BC,使F=1的输入ABC的取值组合为()。
答案:
110
12.逻辑函数Y=AC+BC的最小项和的形式是()。
答案:
Y=∑m(2,5,6,7)
13.逻辑函数Y(A,B,C)=∑m(1,5,7)的的最大项积的形式是()。
答案:
Y=∏M(0,2,3,4,6)
14.逻辑代数中常量0和1是互反的。
答案:
正确
15.摩根定理又称反演律,常用的两个变形公式是:(AB)=A+B,(A+B)=AB。
答案:
正确
16.若两个函数具有不同的逻辑表达式,则两个逻辑函数必然不相等。
答案:
错误
17.已知逻辑表达式AB+C=AB+D,则可得C=D。
答案:
错误
18.一个两输入端的门电路,当输入为0和1时,输出不是1的门是()。
答案:
与门
19.时序逻辑电路的特点是:电路任一时刻的输出状态与同一时刻的输入信号有
关,与原有状态没有任何的联系。
答案:
错误
20.如图所示,用两片74160,采用串行进位法级联,搭成了()进制计数器。
【图片】【图片】
答案:
100
21.有1片74LS161,想用置零法设计5进制计数器,答案有()种。
答案:
1
22.现有1片74LS161,想用置数法设计5进制计数器,答案有()种。
答案:
16
23.使用N进制计数器芯片设计M进制计数器,M
答案:
答案有N种。
24.如图所示,用一片74160搭成6进制计数器,请问采用的是下面的()方
法。【图片】
答案:
置最小数法
25.时序逻辑电路中必须有时钟输入信号,可以没有其他输入信号。
答案:
正确
26.时序逻辑电路按输出特点可分为米利型和穆尔型。米利型:输出不仅取决于
存储电路的状态,而且还决定于电路当前的输入。穆尔型:输出仅决定于
存储电路的状态,与电路当前的输入无关。
答案:
正确
27.同步时序电路是指所有触发器状态的变化都是在同一时钟信号操作下同时发
生。异步时序电路是指各触发器不是在同一时钟作用下同时翻转。
答案:
正确
28.时序逻辑电路按动作特点可分为:同步时序电路和异步时序电路。
答案:
正确
29.描述时序逻辑电路功能有多种方法,它们在本质上是相同的,即从不同侧面
突出了时序逻辑电路的特点,但它们之间不可以互相转换。
答案:
错误
30.下图时序逻辑电路,FF1的状态方
文档评论(0)