原创力文档- 1、本文档共8页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
基于数字电子的数字时钟设计有闹钟功能
课程设计报告
学生姓
名:孙铭阳学号：0322学
院:电气工程学院
班
级:电自1321
题
目:数字时钟设计
指导教师：职称:2015年7月22日
目录
创新部分(1)
第一章设计内容及要求
设计目的
使学生对电子的一些相关知识有感性认识，加深电类有关课程的
理论知识；；掌握电子元件的焊接、电气元件的安装、连线等基本技
能，培养学生阅读电气原理图和电子线路图的能力。并在生产实践中，
激发学生动手、动脑、勇于创新的积极性，培养学生严谨、认真、踏
实、勤奋的学习精神和工作作风，为后续专业课程的学习打下坚实的
基础。
设计内容和要求
(1)稳定的显示时、分、秒。（要求24小时为一个计时周期）
(2)当电路发生走时误差时，要求电路有校时功能。
(3）电路有整点报时功能。报时声响为四低一高，最后一响高音
正好为整点。
创新部分
（1）闹钟功能
第二章系统总体设计方案
数字时钟的组成
数字电子钟的电路由秒脉冲发生器、分秒计数器、74LS90（二—
五—十进制加法计数器）、74LS85（比较器）、时间译码及控制门，
555定时器，七段数码管等构成。
原理分析
它由多谐振荡器、分频器、计数器、译码器、显示器、报时电路、
校时电路
和闹钟电路组成。多谐振荡器产生的信号经过分频器作为秒脉冲，
秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码
器显示时间。分频器能将多谐振荡器产生的1kHZ的脉冲分为500HZ
和1HZ。
基本逻辑功能框图
图1数字时钟基本逻辑功能框图
第三章器件选择
555集成定时器
555集成定时器由五个部分组成：
1、基本RS触发器：由两个“与非”门组成
2、比较器：C1、C2是两个电压比较器
3、分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较
器C1和C2提供参考电压。
4、晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态受Q
端控制。输出缓冲器就是接在输出端的反相器G3，其作用是提高定时
器的带负载能力和隔离负载对定时器的影响。
555芯片内部结构图如下：
图
2555芯片内部结构图
其逻辑功能表如下：
表1555定时器功能表
阈值输入（UI1）触发输入（UI2)复位（RD)
输出（U0)放电管VT××00导通2/3VCC1/3VCC11截
止2/3VCC1/3VCC10导通2/3VCC1/3VCC
1
不变
不变
其引脚图如下：
图3555定时器引脚图
1
COTH
TR
+VCCuO
D
5kΩ
5kΩ5kΩC1
C2G1G2G3T
++－－2
658
4
3
7
RQ
Q
逻辑符号如下：
图4555逻辑符号图
74LS160
74LS160为十进制同步加法计数器
逻辑功能描述如下：
由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，
D0-D3为数据输入端，C为进位输出端，Rd为异步置零端，Q0-Q3
位数据输出端，EP和ET为工作状态控制端。
当Rd=0时所有触发器将同时被置零
文档评论（0）