原创力文档- 1、本文档共30页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
ASIC设计实验报告
学院：电子工程学院班级：2011211204
姓名：学号：**********
组员：班内序号：9
指导老师：***
2014年6月
实验一：多路选择器的设计
一．实验目的：
1.掌握门级电路与行为级电路设计的区别；
2.掌握逻辑电路的设计方法；
3.熟悉测试程序的编写。
4.注意代码规范性要求。
二．实验内容：
1.设计一个有两位选择信号的四选一多路选择器，可以根据控制信号
从两位或多个输入源中选择一个予以输出。
I0
I1四选一
多路选择器out
I2
I3
S1s0
2.用基本逻辑门来实现多路选择器，即门级语言进行描述。参考门级
电路如下。
3.用行为级语言进行描述，通过case语句重新设计仿真。
4.编写多路选择器的测试激励模块，并通过Synopsys工具进行仿真。
三．实验代码：
mux1.v
modulemux1(s,i0,i1,i2,i3,out);
input[1:0]s;
inputi0,i1,i2,i3;
outputout;
wires1,s0,s0_n,s1_n;
wirey0,y1,y2,y3;
assigns1=s[1];
assigns0=s[0];
assigns1_n=~s[1];
assigns0_n=~s[0];
assigny0=i0s1_ns0_n;
assigny1=i1s1_ns0;
assigny2=i2s1s0_n;
assigny3=i3s1s0;
assignout=y0|y1|y2|y3;
endmodule
mux1_test.v
`timescale1ns/1us
modulemux1_test();
reg[1:0]s;
regi0,i1,i2,i3;
wireout;
mux1(.s(s),.i0(i0),.i1(i1),.i2(i2),.i3(i3),.out(out));
initial
begin
i2=1b0;
forever#2i2=~i2;
end
initial
begin
i3=1b0;
forever#4i3=~i3;
end
initial
begin
$dumpvars(2,mux1_test);
i0=1b0;
i1=1b1;
s=2b00;
#20s=2b01;
#20s=2b10;
#20s=2b11;
#20s=2b00;
#20s=2b01;
#20s=2b10;
#20s=2b11;
#20$finish;
end
Endmodule
mux2.v
modulemux2(s,i0,i1,i2,i3,out);
input[1:0]s;
inputi0,i1,i2,i3;
outputout;
regout;
always@(s,i0,i1,i2,i3)
begin
case(s)
default:out=1bx;
2b00:out=i0;
2b01:out=i1;
2b10:out=i2;
2b11:out=i3;
endcase
end
Endmodule
mux2_test.v
`timescale1us/1us
modulemux2_test();
reg[1:0]s;
regi0,
文档评论（0）