- 1、本文档共14页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
4000双3输入或非门加1输入反相器
Y=/A+B+C;Z=/D。
4001四2输入或非门
Y=/A+B、
4002、74HC4002双4输入或非门
Y=/A+B+C+D。
400618位串入串出静态移位寄存器
由四组移位寄存器组成,其中由两组为4位,每组有一个输出端,由最高们引出,另两组为5
位,每组有两个输出端,分别在最高位和次高位引出,这四组有公共时钟输入端,这四组均有公
共输入端,每组均有一个数据D输入。
4007双互补对加反相器
40084位二进制超前进位全加器
该电路包括4对二进制加数,还有一个最低位的进位输入端;输出包括4位和输出以及这4位数
的进位输出端。
功能表
4009、4010门缓冲器/电平变换器
用做缓冲器驱动或高到低逻辑摆幅变换,CMOS与TTL接口;双电源供电,且应VDD≥VCC,4009
为反相缓冲器/变换器,Y=/A;4010为同相缓冲器/变换器,Y=A。
4011四2输入与非门
Y=/AB。
4012双4输入与非门Y=/ABCD。
4013双D型触发器(带预置和清除端)
功能表
40148位串入/并入—串出移位寄存器
同步静态移位寄存器;串入或串出的数据都要与时钟上升沿同步,才能进入寄存器中;寄存单元
是带预置端的D型主从触发器;有三个输出端,分别设在第6、7、8位寄存器上。
功能表
4015、74HC4015双4位串入—并出移位寄存器每组都有一个时钟、清除和串入端;加在DS端
上得数据在时钟脉冲上升沿的作用下向右移位。
功能表
4016、74HC4016四双向模拟开关
合何一个模拟输入端可以用做输出端,反之亦然;当然CTL为地电平时各开关截止,CTL为高电
平时各开关导通。
4017、74HC4017十进制计数/分频器
该器件是具有10个译码输出的5段约翰逊计数器;每个译码输出通常处于低电平,且在时钟脉
冲由低到高的转换过程中依次进入高电平;每输出在高电平维持10个时钟周期中的1个时钟周
期;输出10进入低电平后进位输出由低转到高,并能与时钟允许端连接成N级,74HC4017的
典型工作频率为30MHz。
功能表
4018可预置I/N计数器
功能表
4019四2选1数据选择器
与或选择门;当VDD=10V且负载电容=50pF时传输延迟时间为60ns。
功能表
4020、74HC402014位二进制串行计数器
由14个主从触发器构成,其中12级输出有引出端;每个触发器的输出馈入到下一个触发器,每
个触发器的输出频率是前面一个触发器输出频率的一半;时钟输入端负跳变时,计数器的状态前
进一步,复位是异步的。
功能表
4020异步并入/同步串入一串出8位静态移位寄存器
具有公共时钟,并行/串行控制输入和单一和串行数据输入;除第8位有输出外,还可在第6位
第7位输出信号;串行输入与时钟同步,并行输入异步的。当并/串控制端M为低电平时数据与
时钟的正跳变同步的串行移入8位寄存器中,当M为高电平时,数据通过并行输入线,进入每位
寄存器,同时内部的时钟被禁止;可通过多级串联实现寄存器,同时内部的时钟被禁止;可通过
多级串联实现寄存器的扩展;缓冲输出。
功能表
4021八进制计数器/分频器
具有8个译码器输出的约翰逊计数器,逻辑结构与4017大体相同。
功能表
4022三3输入与非门
Y=/ABC。
4024、74HC40247位二进制计数器
由7个主从触发器构成;每触发器的输出馈入到下触发器;每个触发器的输出频率是前面一个触
发器输出频率的一半;当时时钟频率负跳变时,计数器的状态前进一步;异步复位。
功能表
4025三3输入或非门
Y=/A+B+C。
4026十进制计数/七段译码器
内部可分为计数器和七段显示译码器两部分;输出有效电平为高;适用于时钟时电路,利用COUT
端的功能可方便地实现÷60或者说÷12线路。
十进制计数器功能表
4027双J-K主从触发器(带置位和复位端)
功能表
4028BCD—十进制译码器
功能表
40294位可预置二进制/十进制可逆计数器
可进行二进制加/减计数或BCD—十进制加/减计数操作;两种计数方式均有超前进位功能;B/D
端为高时,进行二进制计数,B/D端为低时,进行十进制计数操作。
功能表
4030四异或门
Y=A⊕B。
403164位静
您可能关注的文档
最近下载
- 电镀工业园项目可行性研究报告建议书申请格式备案范文模板案例.doc VIP
- 2024年山东省政府采购多选题真题最新(2024年12月12日整理).docx VIP
- 2024年中考数学二次函数压轴题:矩形的存在性问题(学生版+解析).pdf VIP
- 电子商务客户服务课程标准.doc VIP
- 教育实习个人工作总结PPT.pptx
- 2024年山东省政府采购真题单选题最新(2024年12月12日整理).docx VIP
- 2023-2024学年江苏省常州市高一(上)期末语文试卷.doc
- 工会法律服务方案范本.pdf VIP
- 太空舱民宿建设项目施工方案投标方案(技术方案).doc
- 新媒体(营销方向)专业人才培养方案.pdf VIP
文档评论(0)