数字电子技术基础 课件 蓝波 第7--10章 时序逻辑电路--数字系统设计实践.pptx

数字电子技术基础 课件 蓝波 第7--10章 时序逻辑电路--数字系统设计实践.pptx

  1. 1、本文档共237页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

数字电子技术基础

第1章信号与电子电路概述第2章数制和编码第3章基本逻辑关系与逻辑门第4章逻辑代数与逻辑函数第5章Verilog硬件描述语言和Quartus软件第6章组合逻辑电路第7章时序逻辑电路第8章模数和数模转换第9章脉冲信号电路第10章数字系统设计实践

第7章时序逻辑电路

7.1触发器?

7.1触发器7.1.1基本RS触发器1.电路构成

7.1触发器?

7.1触发器?

7.1触发器?

7.1触发器3.逻辑符号4.逻辑功能描述(1)特性表与非门成的基本RS触发器的特性表见表7-1。

7.1触发器?(3)状态转换图图7-8是由与非门构成的基本RS触发器的状态转换图,0和1是触发器的两个状态,箭头方向代表从现态到次态,弧线旁是状态转换的条件,x表示任意状态。(4)时序图触发器的功能也可以用输入输出波形图直观地表示出来,下面通过例7-1进行介绍。

7.1触发器?

7.1触发器

7.1触发器7.1.2钟控触发器1.钟控RS触发器(钟控RS锁存器)

7.1触发器

7.1触发器2.钟控D触发器(D锁存器)

7.1触发器

7.1触发器

7.1触发器3.钟控触发器的空翻7.1.3边沿触发器1.边沿JK触发器

7.1触发器

7.1触发器①该器件有16个引脚,使用时第8引脚接地,第16引脚接VCC。②该器件包含两个完全相同的边沿J触发器,分别用端口名称前的阿拉伯数字1和2进行区分。

7.1触发器?

7.1触发器2.边沿D触发器

7.1触发器

7.1触发器

7.1触发器

7.1触发器3.边沿T触发器

7.1触发器7.1.4触发器之间的相互转换

7.2时序逻辑电路的分析7.2.1同步时序逻辑电路的分析①根据逻辑电路图写出各触发器的驱动方程(激励方程)和输出方程。②将驱动方程代入各触发器的特性方程得到触发器的次态方程(即状态方程)。

7.2时序逻辑电路的分析③根据状态方程和输出方程,分析得到时序逻辑电路的状态转换表。④由状态转换表画出状态转换⑤分析得到电路的逻辑功能。【例7-3】电路如图7-31所示,列出状态转换表,画出状态转换图,分析逻辑功能。解:电路只含有一个下降沿触发的边沿J触发器,没有组合逻辑电路的输入和输出信号,是最简单的时序逻辑电路。1)写出各个方程。

7.2时序逻辑电路的分析2)根据状态方程得到状态转换表(见表7-11),并画出状态转换图(见图7-32)。3)逻辑功能分析。【例7-4】分析图7-33所不时序逻辑电路,列出状态转换表,画出状态转换图和Q1、Q0的波形。解:电路含有两个下降沿触发的边沿J触发器,由同一个CLK提供时钟信号,属于同步时序逻辑电路。1)写出各个方程。

7.2时序逻辑电路的分析2)将Q1Q0的4种状态代入状态方程,可得状态转换表,见表7-12。

7.2时序逻辑电路的分析3)根据状态转换表画出状态转换图。4)画出时序图。5)逻辑功能分析。【例7-5)试分析图7-35所示时序逻辑电路,列出状态转换表,画出状态转换图和时序图。

7.2时序逻辑电路的分析解:该电路力同步时序逻辑电路,X、Y分别是电路的输入和输出信号。1)写出各个方程。

7.2时序逻辑电路的分析2)列出状态转换表,见表7-13。

7.2时序逻辑电路的分析3)画出状态转换图及时序图,如图7-36所示。

7.2时序逻辑电路的分析4)逻辑功能分析。

7.2时序逻辑电路的分析

7.2时序逻辑电路的分析4)逻辑功能分析。5)画出时序图。

7.2时序逻辑电路的分析7.2.2异步时序逻辑电路的分析

7.2时序逻辑电路的分析

7.2时序逻辑电路的分析1)写出各个方程。①时钟方程为②输出方程为③驱动方程为④将各驱动方程代入D触发器的特性方程,得到各触发器的状态方程为

7.2时序逻辑电路的分析2)将的4种状态代入上面的状态方程,可得状态转换表,见表7-15。3)根据状态转换表可得状态转换图和时序图,如图7-42所示。

7.2时序逻辑电路的分析4)逻辑功能分析。【例7-8】分析图7-43所示时序逻辑电路,列出状态转换表,画出状态转换图和Q2、Q1、Q0的波形。解:电路含有3个下降沿触发的边沿JK触发器,其中FF0和FF2共用一个时钟CLK,但FF1的时钟是由FF0的Q0提供的,因此属于异步时序逻辑电路。

7.2时序逻辑电路的分析1)写出各个方程。①时钟方程为②驱动方程为③将各驱动方程代入J触发器的特性方程,得到各触发器的状态方程內

7.2时序逻辑电路的分析2)将

文档评论(0)

balala11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档