设计一个串行累加器实验报告..pdfVIP

为天地立心，为生民立命，为往圣继绝学，为万世开太平。——张载

广西大学实验报告纸

实验内容____________________________________指导老师______________

【实验名称】

设计一个串行累加器

【实验目的】

1.学习用中规模双向移位寄存器逻辑功能集成电路的使用方法。

2.熟悉移位寄存器的应用一一构成串行累加器和环形计数器。

【设计任务】

用移位寄存器设计一个串行累加器。要求将已分别存于四位移位寄存器R和R

ab

（

中的两个二进制数A、B按位相加，其和存于移位寄存器R中。提供器件：

s

74LS19474LS7474LS183等）

【实验用仪器、仪表】

数字电路实验箱、万用表、74LS19474LS7474LS183等。

【设计过程】

累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的

数和另一个输入的数相加，并存在累加器中。移位寄存器是具有移位功能的寄存器。

移位的方向取决于移位控制端S的状态。本实验用的双向移位寄存器

74LS194逻辑功能如表1所示,引脚排列见图1,串行累加器结构图如图2所示，全加

器的逻辑符号及管脚排列见如图3所示。

1

为天地立心，为生民立命，为往圣继绝学，为万世开太平。——张载

表174LS194逻辑功能表

输出端输出

序

清零控制信号串行时钟并行功能

号Q3Q1Q2Q3

D

CRS1SoSRSLCPDDD

0123

10XXXXXXXXX0000清零

21