纳米集成电路制造中的CMP .pdfVIP

纳米集成电路制造中的CMP

王海明

【摘要】总结了化学机械抛光技术在当前纳米集成电路工艺流程中的实际应用,分

析了存在的问题和挑战,以及CMP的发展趋势;同时充分评估了CMP在纳米集成电

路制造中的关键作用,以及掌握其核心技术的战略意义.

【期刊名称】《电子工业专用设备》

【年(卷),期】2018(047)002

【总页数】6页(P1-5,57)

【关键词】化学机械抛光;纳米集成电路制造;化学机械抛光核心技术

【作者】王海明

【作者单位】中国电子科技集团公司第四十五研究所,北京100176

【正文语种】中文

【中图分类】TN305

自从1988年IBM公司将化学机械抛光技术(CMP)应用于4MDRAM芯片的制造，

集成电路制造工艺就逐渐对CMP技术产生了越来越强烈的依赖。之所以如此，主

要是由于器件特征尺寸（CD）微细化，以及技术升级引入的多层布线和一些新型

材料的出现。特别是进入0.25μm节点后的Al布线和进入0.13μm节点后的Cu

布线，CMP技术的重要性更显突出。

进入90～65nm节点后，铜互连技术和低k介质的采用，CMP的研磨对象主要

是铜互连层、层间绝缘膜和浅沟槽隔离（STI)。从45nm开始，逻辑器件的晶体

管中引入高k金属栅结构（HKMG），因而同时引入了两个关键的平坦化应用，

即虚拟栅开口CMP工艺和替代金属栅CMP工艺。到了32nm和22nm节点，

铜互连低k介质集成的CMP工艺技术支持32nm和22nm器件的量产。在22

nm开始出现的FinFET晶体管添加了虚拟栅平坦化工艺，这是实现后续3D结构

刻蚀的关键技术。先进的DRAM存储器件在凹槽刻蚀形成埋栅结构前采用了栅金

属平坦化工艺。引入高迁移率沟道材料（如用于nFET的III-V材料和用于pFET

的锗）后，需要结合大马士革类型的工艺，背面抛光这些新材料。另外，CMP也

在PCRAM技术中担当起了GSTCMP的重任。总之，诸如此类层出不穷，CMP

在纳米集成电路制造中的作用至关重要。

1CMP在纳米集成电路制造中的具体应用

1.1浅槽隔离抛光

浅槽隔离（STI）抛光是较早被采用的CMP工艺，也是CMP在芯片制造中最基本

的应用。纳米集成电路芯片制程中，STICMP工艺要求磨掉氮化硅（Si3N4）层

上的氧化硅（SiO2），同时又要尽可能地减少沟槽中氧化硅的凹陷。进入45nm

及以下节点后，为了填充越来越窄小的沟槽，LPCVD被采用，其形成的氧化硅薄

膜具有更厚的覆盖层，这无疑加大了CMP的研磨量。随着CMP研磨液的发展，

一种高选择比（大于30）的研磨液采用氧化铈（CeO2）作为研磨颗粒。这样，

以氮化硅（Si3N4）为抛光终止层的直接抛光（DirectSTICMP）成为现实。直至

今日，采用氧化铈研磨液的抛光工艺依然是STICMP的主流方法，如图1所示。

图1STI直接抛光工艺过程

氧化铈研磨液的特殊之处就在于它不同于以机械作用为主导的氧化硅研磨抛光，而

它是以化学作用为主导以机械作用为辅助的，因此具有如下特点：

（1）平坦化效率高，尤其对初始研磨的凸面，效率尤为突出；

（2）对氮化硅具有较高的选择比，实际工艺中可用氮化硅作为自动终止层；

（3）有效地保护了沟槽密集区表面，最大限度地减低了不同图形密度区域的膜厚

差。

1.2铜的研磨与抛光

CuCMP工艺产生于21世纪初130nm节点及其之后，一直沿用到纳米集成电路

28～22nm节点。

当前的CuCMP工艺通常分为三步：首先用铜研磨液（Slurry）来磨去晶圆上铜

布线层表面的大部分多余的铜料；第二步，继续用铜研磨液低速精磨与阻挡层接触