- 1、本文档共9页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
写摘要时,第一句介绍这个系统,介绍的时候就按本系统是什么作为主控芯片,配合什么电路实现的什么什么这个套路写;第二句写系统包括哪些部分;第三句写系统实现了什么功能,达到的指标;最后一句总结一下(完成了题目要求的所有指标,误差低之类的,就是尽量往好的写)。
报告的结构就按后面报告的来,可以直接把后面报告正文删掉当做模板,要注意的是方案论证的时候要论证到点子上,比如电子频率计,论证的时候就应该论证测频的几种方法,而不能写单片机测频、FPGA测频、ARM测频这种。一般方案论证都是写3个方案。
格式很重要,公式最好用MathType打,方便编辑,也好看,字母要注意保持一致,如果公式中的字母是斜体,文章中再提到这个字母也就要用斜体,如果不是斜体就都不是斜体,字号什么的按下面文章的字号来就行,能画图就多画点图,图多一点看着高大上,但要注意图上如果有字的话字尽量不要太小。
最后一章总结也就是把摘要的话再简要说一遍,第一句还是这个系统由什么作为核心,配合什么电路实现了什么什么,再简要说一下实现的功能,指标就不用详细提了,最后说一下经过最终的调试,本系统工作可靠,用户界面友好,完全满足题目中所有的指标要求。
报告中的指标是可以比比赛测评时候的指标好的,这个没有关系,因为测评时可能有各种因素影响,但是不可能差的太离谱。还是以数字频率计为例,报告中100MHz测量误差可能是10%,实际可能测出15%,这是可以的,但是不能实际50%的误差报告中写10%。
数字频率计
学校:
作者:
指导教师:
摘要:本系统以FPGA(EP4CE22F17I7N)为处理核心,stm32f429单片机做显示控制,配合宽带放大电路构成了高精度数字频率计。系统由前级调理电路和FPGA内部的等精度测频模块,占空比测量模块和相位测量模块组成。本系统实现了频率周期测量,时间间隔测量和占空比测量三个主要功能,频率测量范围为1Hz-100MHz;输入信号有效值范围为10mV-1V;时间间隔测量范围为0.1us-100ms;占空比测量范围为5%-95%。经过最终的级联和调试,本系统已实现题目的基本部分和发挥部分的所有功能,频率测量误差低于10-4,相位与占空比测量误差低于10-2,各项指标均优于题目要求。
关键词:频率计FPGA等精度测频
Abstract:ThesystemisbasedonSTM32asthecontroldevice,withFPGA(EP4CE22F17I7N)asthecoreprocessorofhighprecisiondigitalfrequencymeter.Afterthesignalismeasuredbytheanalogcircuit,itwassenttoFPGA.Underthecontrolof1sgate,FPGAusethemethodofsamescaletomeasurethesignal.thedataofFPGAisreturnedtothemicrocontrollertoplay.Thedigitalfrequencymeterhasthreemainfunctions,thefrequencymeasurement,thetimeintervalmeasurementandthedutycyclemeasurement.Therangeoffrequencymeasurementis1Hz-100MHz,theeffectiverangeofinputsignalis10mV-1V,therangeoftimeintervalmeasurementis0.1us-100ms,thedutycycleis5%-95%,thefrequencymeasurementerrorislowerthan10-4,andthephaseanddutyratioislowerthan10-2.
Keywords:frequencymeterFPGA
方案论证
方案分析与比较
1.1正弦波整形电路
【方案一】直接运用高速比较器芯片搭建过零比较器比较出方波。
该方案电路简单,易于实现,但是在小信号输入时,易受噪声的干扰,容易出现抖动现象,导致FPGA的误判。
【方案二】信号经过前级放大后接入迟滞比较器。
该方案克服了比较器对小信号不敏感的缺点,且有效抑制了噪声的干扰。但是前级放大的引入使得输入信号的相位发生变化,带来一定的相位误差。
文档评论(0)