- 1、本文档共165页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
数字电子技术;;模拟信号;模拟电路与数字电路的区别;模拟电路研究的问题;数字电路研究的问题;〔1〕工作信号是二进制的数字信号,在时间上和数值上是离散的〔不连续〕,反映在电路上就是低电平和高电平两种状态〔即0和1两个逻辑值〕。
〔2〕在数字电路中,研究的主要问题是电路的逻辑功能,即输入信号的状态和输出信号的状态之间的逻辑关系。
〔3〕对组成数字电路的元器件的精度要求不高,只要在工作时能够可靠地区分0和1两种状态即可。
〔4〕正逻辑:1表示高电平,0表示低电平
负逻辑:1表示低电平,0表示高电平;〔1〕进位制:表示数值时,仅用一位数码往往不够用,必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规那么称为进位计数制,简称进位制。;数码为:0~9;基数是10。
运算规律:逢十进一,即:9+1=10。
十进制数的权展开式:;2、二进制;3、十六进制;;十进制整数转换为二进制采用除基取余法,先得到的余数为低位,后得到的余数为高位。;;小数局部的转换——乘基取整法。
即用该小数乘以目的数制的基数,第一次乘所
得整数作为目的数小数局部的最高位,把得到的小
数再乘以该基数,所得整数作为目的数小数局部的
次高位,依次类推。重复上面的过程,直至小数部
分为零时。如下图。;16;用一定位数的二进制数来表示十进制数码、字母、符号等信息称为二进制编码。;无权码无权循环码;逻辑代数;逻辑代数的公式和定理;〔3〕根本定理;逻辑函数有5种表示形式:真值表、逻辑表达式、逻辑图和波形图。只要知道其中一种表示形式,就可转换为其它几种表示形式。;例如,要表示这样一个函数关系:当3个变量A、B、C的取值中有偶数个1时,函数取值为1;否那么,函数取值为0。此函数称为判偶函数,可用真值表表示如下。;表达式列写方法:取F=1的组合,输入变量值为1的表示成原变量,值为0的表示成反变量,然后将各变量相乘,最后将各乘积项相加,即得到函数的与或表达式。;由逻辑表达式列真值表的方法:把输入变量各种组合的取值分别代入逻辑表达式??进行运算,求出相应的逻辑函数值,即可列出真值表。如函数:;3、逻辑图;4、时序图〔波形图〕;例某逻辑函数的逻辑图如下图,试用其他方法表示该逻辑函数。;列真值表:;逻辑函数的化简;Y=A?B=AB+AB=A?A?B?B?A?B;异或门可以用4个与非门实现;例3;例4;门电路的根本概念;获得高、低电平的根本方法:利用半导体开关元件的导通、截止〔即开、关〕两种工作状态。;根本逻辑关系及其门电路;F=AB;F=AB;2、或逻辑和或门电路;F=A+B;F=A+B;3、非逻辑和非门电路;4、复合门电路;由或门和非门构成或非门。;由与门、或门和非门构成与或非门。;TTL—晶体管-晶体管逻辑集成电路;;+5V;+5V;功能表;TTL与非门组件就是将假设干个与非门电路,经过集成电路工艺制作在同一芯片上。;A;A;当AB中有一个是高电平时,T1与T2中有一个导通,T4与T3中有一个截止,输出Y为低电平。;组合逻辑电路:输出仅由输入决定,与电路当前存在状态无关;电路结构中无反响环路〔无记忆〕。;特点:某一时刻的输出状态仅由该时刻电路的输入信号决定,而与该电路在此输入信号之前所具有的状态无关。;1组合逻辑电路的分析;最简与或表达式;逻辑图;真值表;逻辑图;真值表;逻辑图;真值表;2组合逻辑电路的设计;;真值表;;;真值表;;例4:旅客列车按发车的优先级别依次分为特快、直快和普客3种,假设有多列列车同时发出发车的请求,那么只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。;;;例5使用与非门设计一个3输入、3输出的组合逻辑电路。输出F1、F2、F3为3个工作台,由3个输入信号A、B、C控制,每个工作台必须接收到两个信号才能工作:当A、B有信号时F1工作,B、C有信号时F2工作,C、A有信号时F3工作。;;;半加器;被加数、加数以及低位的进位三者相加称为
“全加”,实现全加操作的电路叫做全加器。;[例1]用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算。;二—十进制编码器;2.列编码表;3.由编码表写出逻辑式;编码器;3.译码器和数字显示;输入三位二进制代码:ABC,输出八个信号低电平有效:;1;3.译码器逻辑图;1.半导体数码管;2.七段显示译码器;74LS247七段字形显示译码器的状态表;
文档评论(0)