《OrCAD和PADS Layout电路设计与实践》课件第9章.ppt

④Allowripup：撤销已经完成布线的网络，允许自动布线器重新布线。交互布线时要检查该选项的设置，如果选择了该选项，则可以取消布线。读者若想在On-LineDRC为“Prevent”状态重新布线，就必须选择该选项。⑤Allowshove：允许自动布线器移动已经布线的网络。交互布线时要检查该选项的设置，如果选择了该选项，则可以移动布线。读者若想在On-LineDRC为“Prevent”状态移动导线，就必须选择该选项。⑥Allowshoveprotected：允许移动受保护的导线。(3)“Layerbiasing”(层布线约束)设置。这部分设置用来限制可以布线的板层，共分为左、右两个列表框。左边为“Availablelayers”列表框，用来显示当前PCB设计中所有的板层；右边为“Selectedlayers”列表框，用来显示已经被选中的可以进行布线的板层。如果要设计单面板，则可以在这里设置只在Top层布线。(4)“Vias”(过孔)设置。在9.9节中已经介绍了这个选项组的设置。注意：布线时系统根据两个地方的设置自动选择过孔，一个是这里，另一个是【Options】对话框的【Routing】标签页中“LayerPair”的设置。只有那些开始并结束于层对(LayerPair)的过孔才能被自动选择。(5)?Maximumnumberofvias(最大过孔数)。如果要限制为某一个网络添加过孔的数量，请选择并更改允许的过孔量；如果不需限制过孔数量，请选择。注意：在设计规则的层次结构中，不仅在“Default”规则中会出现如图9-28所示的Routing规则对话框(“Delete”按钮为灰色不可用)，在其他的层次中也会出现类似的Routing规则对话框(此时，单击“Delete”按钮可以删除当前的“Routing”规则)。3．HighSpeed(高速设计规则)在高速数字电路的设计过程中，一般在处理信号的相互连接时主要考虑两个问题：一是在计算互连信号路径引入的传播延迟时要满足的时序要求，即控制建立和保持时间、关键的时序路径和时钟偏移，同时考虑通过互连信号路径引入的传播延迟。二是保持信号完整性。信号完整性一般会受到阻抗不匹配的损害，即噪声、瞬时扰动、过冲、欠冲和串扰等都会破坏电路的设计。如图9-26所示的【DefaultRules】对话框中的“HighSpeed”图标用于设置高频电路板的布线规则。单击该图标，调出【HiSpeedRules:Defaultrules】对话框，如图9-29所示。图9-29【HiSpeedRules:Defaultrules】对话框该对话框由4部分组成。(1)“Parallelism”(平行度)参数组。①Parallelism(平行度)：用来设置PCB的同一个信号层中不同网络的平行走线长度(Length)及其间距(Gap)。②Tandem(纵向平行度)：用来设置PCB的不同信号层中的纵向平行网络的平行走线长度(Length)及其间距(Gap)。③Aggressor(侵略者)：确定所定义的网络是否为干扰源。(2)“Shielding”(屏蔽)参数组。在设计中，需要安排特定的网络为其他网络充当屏蔽。读者必须把该网络与Plane板层联系起来，如果没有Plane板层存在，这部分便无效。该选项包括3个选项。①Shield：选择该选项，则使用屏蔽。②Gap：设置屏蔽网络与其他网络之间的间距。③Usenet：屏蔽所使用的网络。(3)“Rules”(规则)参数组。该选项组包括5个参数。①Length(长度)：走线长度值。在“Minimum”选项的文本框内输入最小值，在“Maximum”选项的文本框内输入最大值。②Stublength：T形分支走线的长度。T形分支走线是指在主信号干线上由分支线与其他引脚或导线相连，如果分支走线过长将会引起信号衰减或混乱。③Delay：延时，以ns为单位。④Capacitance：设置电容的最大值、最小值，以pF为单位。⑤Impedance：设置阻抗的最大值、最小值，以W为单位。(4)“Matching”(匹配)参数组。该参数组用来指定在匹配长度组中最小长度和最大长度之间的差值。4．Fanout(扇出规则)如图9-26所示的【DefaultRules】对话框中左起第4个图标用于设置扇出规则。单击这个图标，调出【FanoutRules:Defaultrules】对话框，如图9-30所示。尽