DSP28335-AD采样原理与程序讲解.docx

ADC模块构成及原理

·12为ADC转换核，2个采样保持器；

·同步采样模式和顺序采样模式；

·模拟输入电压为0~3V，

·ADCCLK最快可配置为12.5MHz；

·16通道，多路复用输入，ADCINA0~ADCINA7、ADCINB0~ADCINB7；

·排序器可工作在两个8状态的排序器或者级联为一个16状态的排序器；

·ADC转换结果储存在16位结果寄存器中（高12位，或者低12位）；

结果寄存器=0， 当输入模拟电压为0V时；

结果寄存器=4096*InputAnalogVoltage-ADCLO3 当输入模拟电压大于0V、小于3V

结果寄存器=4095， 当输入模拟电压大于等于3V时；

·多触发源启动ADC转换

S/W-softwareimmediatestart

ePWM1-6

GPIOXINT2

·ADC中断请求可以在每一次ADC转换结束时，也可以每隔一次ADC转化结束时；

·ePWM触发可以独立的工作在双序列模式；

·采样保持时间的长度可以通过分频器控制。

·ADC模块结构图

Note：

·ADCENCLK使能以后，该ADCCLK才有效；

·结果寄存器0-15并非与A0-A7、B0-B7一一对应，具体的对应方式由排序器决定；

·ADC模块只有一个转换，所以在同一时刻只能有一个通道被送入到ADC转换模块中进行ADC转换；送入的先后顺序由排序器决定，采样的结果依次送入ResultREG0-15。

·当工作于双序列模式时，若ADC转换模块正在转换ADCB0-ADCB7中的某一通道时，ADCA0-ADCA7中的某一通道的转换信号送入ADC转换模块，则在转换结束ADCB0-ADCB7中的某一通道后再转换ADCA0-ADCA7中的某一通道；当ADCA0-ADCA7中的某一通道与ADCB0-ADCB7中的某一通道同时送入ADC转换模块，则先转换ADCA0-ADCA7中的某一通道，即A0-A7的优先级高于B0-B7;

ADC时钟及采样频率

一般将ADCCLK配置为25MHz。

自动转换排序器的工作原理

ADC排序器由两个独立的8状态排序器（SEQ1和SEQ2）组成，这两个排序器也可以被级联为1个16状态的排序器（状态的意思是排序器能够自动转换的个数）。两种情况如下图所示：

Note：

·ADC可以工作在同步采样模式和顺序采样模式，对于每一次转换，CONVxx定义了当前哪一个通道被采样和转换；

·在顺序采样模式中，CONVxx的四位都被定义为输入引脚，最高位定义了通道A或通道B，低三位定义了偏移量，例如0101b表示ADCINA5，1001b表示ADCINB1；

·在同步采样模式中，CONVxx的最高位没有意义，第三位表示偏移量，例如0101b表示先对ADCINA5采样再对ADCINB5采样，1001b表示先对ADCINA1采样再对ADCINB1采样；

ADC相关寄存器介绍

4.1 ADCTRL1

·RESET（14）:写0无影响：写1复位整个ADC模块。（在系统复位时，ADC模块会被复位，当在其他时刻需要复位ADC模块时，可以向该位写1，但是在写1后需要等待至少两个ADC时钟周期后才可以继续对ADC控制寄存器1进行操作）

·SUSMOD（13:12）：仿真悬挂模式位，通常向该位写入00：忽略仿真悬挂；

·ACQ_PS（11:8）：该位控制SOC脉冲的宽度，决定采样开关关闭持续多长时间。SOC脉冲的宽度等于（ACQ_PS+1）个ADC时钟周期.

·CPS（7）：写0：ADCCLK=Fclk/1;写1:ADCCLK=Fclk/2。

（Fclk=PrescaledHSPCLK(adcclkps[3:0])），参考上面ADC时钟及采样频率部分。

·CONT_RUN（6）：写0：启动停止模式（在收到EOS信号后，排序器停止。在下一个SOC信号到来时，排序器从上一次停止的地方开始。）；写1：连续转换模式。（当收到EOS信号后，排序器停止。在下一个SOC信号到来时，排序器的行为取决于SEQ_OVRD位的状态，当SEQ_OVRD为0时，排序器从头开始排序；当SEQ_OVRD为1时，排序器从上一次停止的地方开始。）

·SEQ_OVR（5）：设置:

设置:

采样模式为顺序采样的级联模式；

MAX_CONV.all=0x0001;//最大转换通道为2个

ADCCHSELSEQ1.bit.CONV00=0x0;//ADCINA0

ADCCHSELSEQ1.bit.CONV01=0x3;//ADCINA3

·若CONT_RUN=1;SEQ_OVR=0;则采样结果只在结果寄存器0和1中；

·若CONT_RUN=1;SEQ_OVR=1;则