数字显示频率计的设计.ppt

十分频电路测试矢量与仿真波形TEST_VECTORS([FREQX,FPKZ]-[CLK])[1,0]-[.X.];@REPEAT5{[.C.,0]-[.X.];}@REPEAT15{[.C.,1]-[.X.];}第38页,共58页，星期六，2024年，5月频率测量电路第39页,共58页，星期六，2024年，5月频率测量电路测试矢量TEST_VECTORS([F1,F8,FREQX]-[QQ,OVER])@CONSTm=4;@CONSTn=1;@REPEAT32{@REPEATm{@REPEATn{[1,1,.c.]-.x.;} @REPEATn{[1,0,.c.]-.x.;} } @REPEATm{@REPEATn{[0,1,.c.]-.x.;} @REPEATn{[0,0,.c.]-.x.;} } }第40页,共58页，星期六，2024年，5月频率测量电路仿真波形第41页,共58页，星期六，2024年，5月二进制锁存器输入信号：LOCK——锁存信号D3..D0——输入信号输出信号：Q3..Q0——输出信号二进制锁存器设计要点当LOCK＝1，QQ等于DD。第42页,共58页，星期六，2024年，5月二进制锁存器测试矢量与仿真波形TEST_VECTORS([DD,LOCK]-QQ)@CONSTM=0;@REPEAT17{[M,.C.]-.X.;@CONSTM=M+1;}第43页,共58页，星期六，2024年，5月12位锁存器第44页,共58页，星期六，2024年，5月四位二进制锁存器设计要点如果计数器的输出直接译码显示，则在闸门信号高电平期间，频率计的显示随着计数值的增加不断变化、不断闪烁、人眼难以分辨。为了防止这种现象，在计数和显示译码之间增加锁存电路。当计数器停止计数后（闸门信号由高变低后），才将计数值锁存并译码显示。第45页,共58页，星期六，2024年，5月12位锁存器测试矢量与仿真波形TEST_VECTORS([DD,LOCK]-[QQ])@CONSTM=0;@REPEAT17{[M,.C.]-[.X.];@CONSTM=M+20;}第46页,共58页，星期六，2024年，5月动态显示选通电路的设计输入信号：CLKD-动态显示时钟信号输出信号：XT0、XT1、XT2、XT3-选通信号(当XT0=0，选通H或K单位数码管;当XT1=0，选通个位数码管；当XT2=0，选通十位数码管；当XT3=0，选通百位数码管。)设计要点：设置一个两位二进制计数器，其四种状态，分别对应XT3..XT0四个选通信号。注：实验器上动态数码管为共阴极，选通端为低电平有效。第47页,共58页，星期六，2024年，5月动态显示选通电路的设计要点设置一组中间节点：Q1,Q0nodeistypereg;QQ.CLK=CLKD;当QQ=3，QQ等于0。当QQ3，QQ等于QQ+1。动态选通端低电平有效XT3=!(Q1Q0)——显示百位。XT2=!(Q1!Q0)——显示十位。XT1=!(!Q1Q0)——显示个位。XT0=!(!Q1!Q0)——显示H或K。第48页,共58页，星期六，2024年，5月动态显示选通电路测试矢量与仿真波形TEST_VECTORS([CLKD]-[XT])@REPEAT10{[.C.]-[.X.];}第49页,共58页，星期六，2024年，5月显示电路的设计输入信号：XT3..XT0－选通信号S1－闸门信号S2－分频信号A3..A0－个位数B3..B0－十位数C3..C0－百位数输出信号：D、C、B、A－动态四位二进制数POT－小数点中间变量：POT2=1:显示一位小数。POT3=1:显示二位小数。KH=0:显示H（Hz）。KH=1:显示├（KHz)。第50页,共58页，星期六，2024年，5月显示电路的设计要点设置一组中间节点：POT3..POT1,KHnodeistype‘