原创力文档- 1、本文档共10页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
Flash和SDRAM共享数据线、地址线、控制线的解决方案复用器FLASHSDRAMFlash_csSDRAM_CS共享地址线、控制线Flash地址线、控制线SDRAM地址线、控制线DATA
非共享时的SDRAM配置
FLASH配置——容量
FLASH配置——时序
SDRAM控制信号SDRAM芯片FLASH芯片控制数据数据控制FLASH控制信号非共享顶层逻辑符号
共享时SDRAM配置FLASH配置不变
共享时，三态桥配置
共享时，顶层逻辑符号特点？地址、数据共享！字节使能：SDRAM使用读信号：Flash使用能否根据SDRAM和FLASH的特点，设计“复用器”进一步优化？
Flash_csSDRAM_cs16MBytesSDRAM4MBytesFLASH16bitsDATAaddrees[12:0]addrees[13:1]????A[12:0]A[12:0]A[12:0]A13A14A15A16A17A18A[20:19]wemodeoeDATA[15:0]DATA[15:0]ba_0ba_1casrasbe_0be_1weckeba[0]addrees[14]ba[1]addrees[15]casaddrees[16]rasaddrees[17]byte_en[0]addrees[18]byte_en[1]addrees[19]sdram_weflash_wesdram_ckelash_modeaddrees[21:20]readA13_ba0A14_ba1A15_casA16_rasA17_be0A18_be1SD_FL_weSD_cke_FL_md
共享时，顶层逻辑符号cke_modeFLASH_CSA[20:0]SD_FL_weFL_oe复用器SDRAM_CSDATA[15:0]给出“复用器”的VerilogHDL描述，学生课后研究。
文档评论（0）