Protel99SE项目式教程课件：生成原理图报表及打印原理图.pptx

;

学习任务1：产生ERC(电气规则检查)表

学习任务2：生成网络表

学习任务3：产生元器件列表;

学习任务4：产生交叉参考表

学习任务5：产生层次网络表

学习任务6：生成简单元件表;

学习任务7：生成单引脚网络报表

学习任务8：原理图输出;

?概述

?产生ERC报表的选项卡

?编译工程;

绘制完原理图后，为了保证原理图的正确，需要对原理图的连接进行检

查，以发现原理图中的一些电气连接上的错误。

AltiumDesigner17会按照设计者的设置以及问题的严重性分别以错误(Error)或警告(Warning)等信息来提示设计者注意。

6;

学习任务1：产生ERC(电气规则检查)表

?产生ERC报表的选项卡;

序号;

意义如下：

【AllOff】关闭所有：即关闭所有电气规则检查的条款【AllWarning】全部警告：所有违反规则的情况均设为警告【AllError】全部错误：所有违反规则的情况均设为错误

【AllFatal】严重错误：所有违反规则的情况均设为严重错误

【SelectedOff】关闭选中：关闭选中的电气规则检查条款【SelectedToWarning】选中警告：违反选中条款的情况提示为警告;

1.ErrorReporting选项卡

【SelectedToError】选中错误：违反选中条款的情况提示为错误【SelectedToFatal】选中严重警告：违反选中条款的情况提示为严重警告【Default】选中警告：关闭选中条款的电气规则检查;

学习任务1：产生ERC(电气规则检查)表

?产生ERC报表的选项卡;

序号;

1.打开原理图文件，执行菜单命令Project(工程)\ProjectOptions(工程

选项)。

2.出现对话框，设置有关电气规则检查的选项。

3.设置完电气规则检查选项后，单击OK按钮确人，执行Project(工程)/CompileDocumentXXX.SchDoc编译当前原理图，或者执行Project(工程)/CompilePCBProjectXXX.PrjPcb编译当前整个工程。;

学习任务1：产生ERC(电气规则检查)表

?编译工程

4.程序按设置的规则开始对原理图进行电气法则测试。测试完毕后，自动进入AltiumDesigner17的Messages并生成相应的测试结果，如图所示。;

学习任务1：产生ERC(电气规则检查)表?编译工程;

学习任务1：产生ERC(电气规则检查)表

?编译工程

5.单击Messages中的Error，会在“细节”中显示详细的问题，单击“细节”中的Wire或Pin时，同时界面将跳转到原理图出错处，产生错误的元件或连线;

?网络表的文本类型

?产生网络表的各种选项

?实例

?Protel网络表格式;

在产生的各种报表中，网络表(Netlist)最为

重要。绘制电路原理图的最主要的目的就是为了将设计电路转换成一个有效的网络表，以供其他后续处理。网络表是原理图与印制电路板之间的一座桥梁，是印制电路板自动布线的灵魂。网络表可以通过电路原理图来创建，也可以利用文本编辑器直接编辑。当然，也可以在PCB编辑器中，由已创建的PCB文档产生。;

利用原理图生成网络表，一方面可以用来进行印制电路板的自动布线及

电路仿真，另一方面也可以用来与最后布好线的印制电路板中导出的网络表进行比较。;

学习任务2：AltiumDesigner17操作环境 ?产生网络表的各种选项;

学习任务2：AltiumDesigner17操作环境 ?产生网络表的各种选项

1.设置网络报表选项：

执行菜单命令Project工程/ProjectOptions工程选项，在弹出的工程选;

前工程所在的文件夹中创建一个“ProjectOutputsfor**”的文件夹。

【ECOLogPath】：ECO日志路径：设置生成ECO